• Title/Summary/Keyword: Power circuit design

검색결과 2,261건 처리시간 0.03초

Enhanced Light Harvesting by Fast Charge Collection Using the ITO Nanowire Arrays in Solid State Dye-sensitized Solar Cells

  • Han, Gill Sang;Yu, Jin Sun;Jung, Hyun Suk
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
    • /
    • pp.463-463
    • /
    • 2014
  • Dye-sensitized solar cells (DSSCs) have generated a strong interest in the development of solid-state devices owing to their low cost and simple preparation procedures. Effort has been devoted to the study of electrolytes that allow light-to-electrical power conversion for DSSC applications. Several attempts have been made to substitute the liquid electrolyte in the original solar cells by using (2,2',7,7'-tetrakis (N,N-di-p-methoxyphenylamine)-9-9'-spirobi-fluorene (spiro-OMeTAD) that act as hole conductor [1]. Although efficiencies above 3% have been reached by several groups, here the major challenging is limited photoelectrode thickness ($2{\mu}m$), which is very low due to electron diffusion length (Ln) for spiro-OMeTAD ($4.4{\mu}m$) [2]. In principle, the $TiO_2$ layer can be thicker than had been thought previously. This has important implications for the design of high-efficiency solid-state DSSCs. In the present study, we have fabricated 3-D Transparent Conducting Oxide (TCO) by growing tin-doped indium oxide (ITO) nanowire (NWs) arrays via a vapor transport method [3] and mesoporous $TiO_2$ nanoparticle (NP)-based photoelectrodes were prepared using doctor blade method. Finally optimized light-harvesting solid-state DSSCs is made using 3-D TCO where electron life time is controlled the recombination rate through fast charge collection and also ITO NWs length can be controlled in the range of over $2{\mu}m$ and has been characterized using field emission scanning electron microscopy (FE-SEM). Structural analyses by high-resolution transmission electron microscopy (HRTEM) and X-Ray diffraction (XRD) results reveal that the ITO NWs formed single crystal oriented [100] direction. Also to compare the charge collection properties of conventional NPs based solid-state DSSCs with ITO NWs based solid-state DSSCs, we have studied intensity modulated photovoltage spectroscopy (IMVS), intensity modulated photocurrent spectroscopy (IMPS) and transient open circuit voltages. As a result, above $4{\mu}m$ thick ITO NWs based photoelectrodes with Z907 dye shown the best performing device, exhibiting a short-circuit current density of 7.21 mA cm-2 under simulated solar emission of 100 mW cm-2 associated with an overall power conversion efficiency of 2.80 %. Finally, we achieved the efficiency of 7.5% by applying a CH3NH3PbI3 perovskite sensitizer.

  • PDF

동기식 256-bit OTP 메모리 설계 (Design of Synchronous 256-bit OTP Memory)

  • 이용진;김태훈;심외용;박무훈;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제12권7호
    • /
    • pp.1227-1234
    • /
    • 2008
  • 본 논문에서는 자동차 전장용 Power IC, 디스플레이 구동 칩, CMOS 이미지 센서 등의 응용분야에서 필요로 하는 동기식 256-bit OTP(one-time programmable) 메모리를 설계하였다. 동기식 256-bit OTP 메모리의 셀은 고전압 차단 트랜지스터 없이 안티퓨즈인 NMOS 커패시터와 액세스 트랜지스터로 구성되어 있다. 기존의 3종류의 전원 전압을 사용하는 대신 로직 전원 전압인 VDD(=1.5V)와 외부 프로그램 전압인 VPPE(=5.5V)를 사용하므로 부가적인 차단 트랜지스터의 게이트 바이어스 전압 회로를 제거하였다. 그리고 프로그램시 전류 제한 없이 전압 구동을 하는 경우 안티퓨즈의 ON 저항 값과 공정 변동에 따라 프로그램 할 셀의 부하 전류가 증가한다. 그러므로 프로그램 전압은 VPP 전원 선에서의 저항성 전압 감소로 인해 상대적으로 증가하는 문제가 있다. 그래서 본 논문에서는 전압 구동 대신 전류 구동방식을 사용하여 OTP 셀을 프로그램 할 때 일정한 부하전류가 흐르게 한다. 그래서 웨이퍼 측정 결과 VPPE 전압은 5.9V에서 5.5V로 0.4V 정도 낮출 수 있도록 하였다. 또한 기존의 전류 감지 증폭기 대신 Clocked 인버터를 사용한 감지 증폭기를 사용하여 회로를 단순화시켰다. 동기식 256-bit OTP IP는 매그나칩 반도체 $0.13{\mu}m$ 공정을 이용하여 설계하였으며, 레이아웃 면적은 $298.4{\times}3.14{\mu}m2$이다.

비냉각 열상장비용 $64\times64$ IRFPA CMOS Readout IC (A $64\times64$ IRFPA CMOS Readout IC for Uncooled Thermal Imaging)

  • 우회구;신경욱;송성해;박재우;윤동한;이상돈;윤태준;강대석;한석룡
    • 전자공학회논문지C
    • /
    • 제36C권5호
    • /
    • pp.27-37
    • /
    • 1999
  • 비냉각 열상장비의 핵심 부품으로 사용되는 InfraRed Focal Plane Array(IRFPA)용 CMOS ReadOut IC (ROIC)를 설계하였다. 설계된 ROIC는 64×64 배열의 Barium Strontium Titanate(BST) 적외선 검출기에서 검출되는 신호를 받아 이를 적절히 증폭하고 잡음제거 필터링을 거쳐 pixel 단위로 순차적으로 출력하는 기능을 수행하며, 검출기 소자와의 임피던스 매칭, 저잡음 및 저전력 소모, 검출기 소자의 pitch 등의 사양을 만족하도록 설계되었다. 검출기 소자와 전치 증폭기 사이의 임피던스 매칭을 위해 MOS 다이오드 구조를 기본으로 하는 새로운 회로를 고안하여 적용함으로써 표준 CMOS 공정으로 구현이 가능하도록 하였다. 또한, tunable 저역통과 필터를 채용하여 신호대역 이상의 고주파 잡음이 제거되도록 하였으며, 단위 셀 내부에 클램프 회로를 삽입하여 출력신호의 신호 대 잡음비가 개선되도록 하였다. 64×64 IREPA ROIC는 0.65-㎛ 2P3M (double poly, tripple metal) N-Well CMOS 공정으로 설계되었으며, 트랜지스터, 커패시터 및 저항을 포함하여 약 62,000여개의 소자로 구성되는 코어 부분의 면적은 약 6.3-{{{{ { mm}_{ } }}}}×6.7-{{{{ { mm}_{ } }}}}이다.

  • PDF

대형 TFT-LCD TV에 적용 가능한 Source Driver IC 감마보정전압 구동용 앰프설계에 관한 연구 (A Study on the Design of Amplifier for Source Driver IC applicable to the large TFT-LCD TV)

  • 손상희
    • 전기전자학회논문지
    • /
    • 제14권2호
    • /
    • pp.51-57
    • /
    • 2010
  • 대형 TFT LCD 판넬의 감마보정전압을 구동하기 위한 레일-투-레일 고전압 CMOS 완충 증폭기를 제안하였다. 이 회로는 단일 전압하에서 동작하고 18V 전압원에서 0.5mA 의 전류소비특성을 나타내며 8비트/10비트 고해상도 TFT LCD 판넬의 감마보정 전압 구동을 위하여 설계하였다. 이 회로는 높은 slew rate, 0.5mA의 정적 전류특성을 나타내며 1k$\Omega$의 저항성/용량성 부하구동 능력을 가지고 있다. 또한 넓은 출력 공급범위를 지니며, 5mA의 출력 정전류를 내보낼 경우 50mV미만의 옵셋전압 특성을 가진다. 또한, 용량성 부하 구동시 입력기준 옵셋전압이 2.5mV 미만인 좋은 특성을 나타낸다. 본 논문에서는 넓은 스윙입력범위와 출력 동작 범위을 얻기 위해 전류미러형 n-채널 차동증폭기, p-채널 차동증폭기, AB-급 푸쉬-풀 출력단, 히스테리시스 비교기를 사용한 입력레벨 검출기 등을 사용하였다. 제안된 회로는 고전압 디스플레이 구동 IC에 사용하기 위해 0.18um 18V 고전압 CMOS 공정기술에 의해 제작되었다. 제안된 회로는 8~18V의 공급 전압 범위에서 동작한다.

새로운 H.264/AVC CAVLC 고속 병렬 복호화 회로 (A New H.264/AVC CAVLC Parallel Decoding Circuit)

  • 여동훈;신현철
    • 대한전자공학회논문지SD
    • /
    • 제45권11호
    • /
    • pp.35-43
    • /
    • 2008
  • 새로운 컨텍스트 기반 적응형 가변 길이 코드의 효율적인 병렬처리 기법을 개발하였다. 본 논문에서는 확장적인 병렬처리, 작은 면적, 저전력 설계를 위한 몇 가지 새로운 아이디어 제시한다. 첫 번째, 빠른 저전력 연산을 위해 메모리 방식 대신에 단순화된 논리 연산 방식으로 회로를 설계하였다. 두 번째, 효율적인 논리 연산을 위하여 코드 길이를 이용하여 코드들을 그룹지었다. 세 번째, M 비트까지의 입력은 고속 처리를 위하여 병렬 처리하였다 비교를 위해 M=8인 병렬 논리 연산 복호기와 대표적인 기존 방식의 복호기를 설계하여 비교하였다. 실험 결과, 제안한 기법은 고속 병렬처리가 가능하며 같은 복호 속도 (M=8일 때, 1.57codes/cycle) 에서는 기존 방식의 복호기보다 46% 작은 면적을 사용한다.

Output performance enhanced triboelectric nanogenerator with gear train support

  • Kim, Wook;Hwang, Hee Jae;Choi, Dukhyun
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
    • /
    • pp.415.2-415.2
    • /
    • 2016
  • Triboelectric nanogenerator (TENG) is one of ways to convert mechanical energy sound, waves, wind, vibrations, and human motions to available electrical energy. The principal mechanism to generate electrical energy is based on contact electrification on material surface and electrostatic induction between electrodes. The performance of TENG are dependent on amount of the input mechanical energy and characteristics of triboelectric materials. Furthermore, the whole TENG system including mechanical structure and electrical system can effect on output performance of TENG. In this work, we investigated the effect of gear train on output performance and power conversion efficiency (PCE) of TENG under a given input energy. We applied the gear train on mechanical structure to improve the contact rate. We measured the output energy under a constant input energy by controlling the size of the working gear. We prepared gears with gear ratios (rin/rw) of 1, 1.7, and 5. Under the constant input energy, the voltage and current from our gear-based TENG system were enhanced up to the maximum of 3.6 times and 4.4 times, respectively. Also, the PCE was increased up to 7 times at input frequency of 1.5 Hz. In order to understand the effect of kinematic design on TENG system, we performed a capacitor experiment with rectification circuit that provide DC voltage and current. Under the input frequency of 4.5 Hz, we obtained a 3 times enhanced rectifying voltage at a gear ratio of 5. The measured capacitor voltage was enhanced up to about 8 fold in using our TENG system. It is attributed that our gear-based TENG system could improve simultaneously the magnitude as well as the generation time of output power, finally enhancing output energy. Therefore, our gear-based TENG system provided an effective way to enhance the PCE of TENGs operating at a given input energy.

  • PDF

광대역 CMOS 저잡음 증폭기 설계 (Design of Ultra Wide-Band CMOS Low Noise Amplifier)

  • 문정호;정무일;김유신;이광두;박상규;한상민;김영환;이창석
    • 한국전자파학회논문지
    • /
    • 제17권6호
    • /
    • pp.597-604
    • /
    • 2006
  • [ $3.1{\sim}5.15$ ] GHz 대역의 광대역 저잡음 증폭기를 새로운 입력 매칭 방식과 귀환회로 방식으로 구현하였다. 제안된 광대역 증폭기는 $0.18{\mu}m$ RF CMOS 공정을 사용하여 제작하였다. 측정된 값은 잡음지수가 $3.4{\sim}3.9$ dB, 전력 이득은 $12.8{\sim}14$ dB, 입력 매칭은 -9.4이고 입럭 IP3는 -1 dBm이고, 소비 전력은 14.5 mW이다.

보드 설계에 따른 Adaptive Bandwidth PLL의 성능 분석 (Performance Analysis of Adaptive Bandwidth PLL According to Board Design)

  • 손영상;위재경
    • 대한전자공학회논문지SD
    • /
    • 제45권4호
    • /
    • pp.146-153
    • /
    • 2008
  • High speed serial link에 적합한 clock multiphase generator용 integrated phase-locked loop (PLL)을 설계하였다. 설계된 PLL은 programmable current mirror를 사용하여 동작 범위 안에서 동일한 loop bandwidth와 damping factor를 가진다. 또한 설계한 PLL 회로 netlists를 가지고 HSPICE 시뮬레이션을 통해 close-loop transfer function과 VCO의 phase noise transfer function을 구하였다. Board 위 칩의 자체 임피던스는 decoupling capacitor의 크기와 위치에 따라 계산된다. 세부적으로, close-loop transfer function에서 gain의 최대값과 VCO noise transfer function에서 gain의 최대값 사이의 주파수범위에서 decoupling capacitor의 크기와 위치에 따른 보드 위 칩의 자체 임피던스를 구하였다. 이를 바탕으로 보드에서의 decoupling capacitor의 크기와 위치가 PLL의 jitter에 어떠한 영향을 미치는지 분석하였다. 설계된 PLL은 1.8V의 동작 전압에서 400MHz에서 2GH의 wide operation range를 가지며 $0.18-{\mu}m$ EMOS공정으로 설계하였다. Reference clock은 100MHz이며 전체 PLL power consumption은 1.2GHz에서 17.28 mW이다.

전자기유도방식을 이용한 무선 충전 기기의 구현 및 성능 측정 (Performance Measurement of the Wireless Charging Devices Using Eletromagnetic Induction Techniques)

  • 류다운;김영현;구경헌
    • 한국항행학회논문지
    • /
    • 제19권3호
    • /
    • pp.237-243
    • /
    • 2015
  • 본 논문에서는 전자기 유도 방식을 이용하여 무선전력전송 시스템을 구현하고 전송 효율을 측정하였다. 또한 수신부 코일의 세부 조건 변화에 따른 효율 변화를 확인하고 최적의 코일 조건을 제시하였다. 제작한 송수신부 회로를 이용하여 수신 코일 위치에 따른 전압 변화를 측정하고, 같은 위치에서 인덕턴스 값 변화에 따른 전압변화를 측정하였으며, 휴대폰 충전 시간을 측정하는 앱을 개발하여 충전 상태에 따른 무선전력전송 충전 시간을 비교하여 이를 통해 최적의 무선전력전송 시스템을 구현하고자 하였다. 개발된 전자기 유도방식을 이용한 무선전력전송 시스템은 주파수 125 kHz를 사용하며, 핸드폰 50%에서 60%까지 충전 시 유선 충전기는 16분, 무선충전기는 23분의 충전시간을 가졌다.

전압제어 유전체 공진 발진기의 저위상잡음 설계 및 신뢰도 분석 (A Low Phase Noise Design of Voltage Controlled Dielectric Resonator Oscillator and Reliability Analysis)

  • 류근관
    • 한국정보통신학회논문지
    • /
    • 제9권2호
    • /
    • pp.408-414
    • /
    • 2005
  • 본 논문에서는 낮은 위상잡음을 갖는 전압제어 유전체 공진 발진기를 비선형 설계하였으며 그 위상잡음을 Lesson식과 비교하여 잘 일치함을 확인하였다. 전압제어 유전체 공진 발진기의 위상잡음을 개선하기 위하여 유전체 공진기와 결합하는 마이크로스트립 라인으로 고임피던스 변환기를 이용함으로써 공진회로의 Q값이 그대로 능동소자에 전달되도록 하였다. 전압제어 유전체 공진 발진기의 고신뢰성을 확보하기 위해 worst case 해석과 part stress 해석을 수행하였으며 이를 바탕으로 신뢰도 분석을 수행하여 위성중계기의 EOL(End of Life)에서 전압제어 유전체 공진 발진기가 정상적으로 동작할 수 있는 확률을 예측하였다. 제작된 전압제어 유전체 공진 발진기는 0-l2V의 제어전압에서 0.56MHz/V의 튜닝계수를 가지고 있으며 136mw의 DC 전력을 소모한다. 또한 -116.3dBc/Hz (a)100KHz와 -94.18dBc1Hz (a)10KHz의 우수한 위상잡음 특성과 7.33dBm 이상의 출력특성을 얻었다.