• 마이크로전자및패키징학회지
• /
• 제6권4호
• /
• pp.61-71
• /
• 1999

통신분야에서 사용주파수대역의 증가, 제품의 소형화 및 가격경쟁력등의 요구에 따라 RF 소자의 패키징 기술도 플라스틱 패키지 대신에 flip chip interconnection, MCM(multichip module)등과 같은 고밀도 실장기술이 발전해가고 있다. 따라서, 본 논문은 최근 수년간 보고된 응용사례를 중심으로 RF flip chip의 기술적인 개발방향과 장점들을 분석하였고, RF 소자 및 시스템의 개발단계에 따른 적합한 적용기술을 제시하였다. RF flip chip의 기술동향을 요약하면, 1) RF chip배선은 microstrip 대신에 CPW 구조을 선택하며, 2) wafer back-side grinding을 하지 않아서 제조공정이 단순하고 wafer 파손이 적어 제조비용을 낮출 수 있고, 3) wire bonding 패키징에 비해 전기적인 특성이 우수하고 고집적의 송수신 모듈개발에 적합하다는 것이다. 그러나, CPW 배선구조의 RF flip chip 특성에 대한 충분한 연구가 필요하며 RF flip chip의 초기 개발 단계에서 flip chip interconnection 방법으로는 Au stud bump bonding이 적합할 것으로 제안한다.

• 한국정보통신학회논문지
• /
• 제8권3호
• /
• pp.686-693
• /
• 2004

WCDMA용 SAW 필터를 제작하기 위하여 mathematica package를 이용한 모의 실험기를 개발하였으며, 전극재료로는 Al-Cu를 사용하였다. 모의실험한 자료를 바탕으로 전극에서 발생하는 ultimate rejection을 줄이기 위해 SFIT형태의 필터를 설계 및 제작하였다. 회절에 의한 현상을 최소화하기 위해 필터의 입력단은 block weighted IDT 형태로, 출력단은 withdrawal weighted IDT형태로 구성하였다. Langasite 기판위에 형성시킨 입 출력 빗살무늬 변환기 전극 수는 50쌍, 두께와 폭은 5000$\AA$와 1λ4(((equation omitted) 3.6$\mu\textrm{m}$)로 하였으며, IDT 전극 폭과 전극간격 은 각각 1λ/16와 1λ/8로 하였다. 제작한 SAW 필터의 특성은 중심주파수는 190MHz, 통과대역은 4MHz이며 저지대역은 -60dB이하로 측정되었다.

• 마이크로전자및패키징학회지
• /
• 제30권4호
• /
• pp.50-60
• /
• 2023

BGA(ball grid array)는 높은 집적도와 우수한 방열 성능을 갖고 있어 널리 이용되는 방식의 패키지이다. BGA에서 솔더볼은 패키지와 PCB를 전기적으로 연결하는 중요한 역할을 하므로, 다양한 기계적 하중 하에서 솔더볼의 비탄성 변형을 이해하는 것은 반도체 패키지의 강건설계에 필수적이다. 본 연구에서는 공정 중 PCB의 휨, die와 substrate 간의 열팽창 계수 차이 등으로 인해 소성변형이 발생한 솔더볼의 초기 형상이 비탄성 변형과 파단에 미치는 영향을 유한요소 해석으로 분석하였다. 시뮬레이션 결과, shear와 bending 하중에서 tilted, hourglass 형상 모두 파단이 발생한 반면, compression 하중이 작용하는 경우는 모두 파단이 발생하지 않았다. Shear와 bending 하중에 compression이 각각 결합될 경우, 응력삼축비가 0보다 작은 값으로 유지되어 파단이 억제되었다. 또한 변형에 취약한 요소의 Lagrangian-Green 변형률 텐서를 이용해 비교한 결과, 동일한 하중 조건이라도 솔더볼의 형상에 따라 변형의 양상에 유의미한 차이가 있음을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제31권3호
• /
• pp.10-17
• /
• 2024

본 논문은 전자 기기의 소형화와 유연성을 실현하기 위한 플렉시블 패키징 핵심 기술 중 하나인 Chip On Film(COF) 기술에 대해 논의합니다. COF는 Display Driver IC(DDI)를 유연한 폴리이미드(Polyimide) 기판에 직접 부착하여, 고해상도 디스플레이의 경량화와 두께 감소를 가능하게 합니다. COF 기술은 주로 Organic Light Emitting Diode(OLED) 디스플레이와 같은 고성능 디스플레이 패널에서 사용되며, 스마트폰과 웨어러블 기기와 같은 휴대용 전자 장치에서 핵심적인 역할을 합니다. 본 연구에서는 COF의 주요 구성 요소 및 본딩 기술의 발전을 분석합니다. 특히, 열압착(Thermo-Compression Bonding), 초음파 본딩(Thermo-sonic Bonding)과 같은 최신 본딩 기법의 도입으로, 본딩 신뢰성 및 전기적 성능이 크게 향상되었습니다. 이러한 본딩 기술은 미세 피치 구조에서 높은 전기적 연결성을 유지하면서도, COF 패키지의 기계적 안정성을 강화합니다. 또한, COF 본딩 기술의 향후 발전 방향과 그에 따른 도전 과제를 논의하며, 차세대 디스플레이 및 Advanced 패키징 기술로서의 가능성을 조망합니다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.192-192
• /
• 2009

We have successfully demonstrated the inkjet printing process to fabricate $Al_2O_3$ thick films without a high temperature sintering process. A single solvent system had a coffee ring pattern after printing of $Al_2O_3$ dot, line and area. In order to fabricate the smooth surface of $Al_2O_3$ thick film, we have introduced a co-solvent system which has nano-sized $Al_2O_3$ powders in the mixture of Ethylene glycol monomethyl ester and Di propylene glycol methyl ether. This co-solvent system approached a uniform and dense deposition of $Al_2O_3$ powders on the substrate. The packing density of inkjet-printed $Al_2O_3$ films is more than 70% which is very high compared to the value obtained from the films synthesized by other conventional methods such as casting processes. The characterization of the inkjet-printed $Al_2O_3$ films has been implemented to investigate its thickness and roughness. Also the dielectric loss of the films has been measured to understand the feasibility of its application to 3D integration package substrate.

• 대한전자공학회논문지SD
• /
• 제39권9호
• /
• pp.19-27
• /
• 2002

실리콘 기판가 교차하는 금속 선의 밑층 기하구조를 고려한 연결선로의 특성이 정교하게 고안된 패턴을 가지고 실험적으로 분석되었다. 이 작업에서, 여러 종류의 밑층 기하구조에 따른 전송선로을 위한 테스트 패턴들을 고안하였고, 신호 특성과 반응은 S-parameter 와 TDR을 통해 측정되었다. 사용된 패턴은 두 개의 알루미늄 선과 한 개의 텅스텐 선을 가지는 deep-submicron CMOS DRAM 기술을 가지고 설계되고 제작되었다. 패턴위에서 측정되 결과 분석으로부터, 라인 파라메터들 (특히 라인 커패시턴스와 저항) 과 그것들에 의한 신호 왜곡에 대한 밑층 구조에 의한 효과는 무시 할수 없음을 발견하였다. 그러한 결과는 고속 클럭과 데이터 라인 같은 글로벌 신호 선이나 패키지 리드의 스큐 발렌스의 심도있고 유용한 이해에 도움이 된다.

• Korean Chemical Engineering Research
• /
• 제60권2호
• /
• pp.308-312
• /
• 2022

3D 프린팅 기술은 다양한 재료를 적층하여 구조물을 제작할 수 있으며, 다양한 장점을 바탕으로 최근 제조분야에 널리 활용되고 있다. 특히 고해상도의 액적 기반 3D 프린팅 기술은 주로 광경화성 물질을 사용하여 액적을 증착해 나가며 최종 구조물을 형성한다. 물질의 광경화 특성으로 인해 프린팅 과정에서 발생할 수 있는 빛 노출에 따라 액적의 물성 및 증착 특성이 달라질 수 있다. 이에 본 연구에서는 광경화성 하이드로겔 액적의 빛에너지 조사 조건에 따른 액적의 점도변화 및 표면과의 퍼짐 거동에 관해 실험적으로 관찰 및 분석을 수행하였다.

• 마이크로전자및패키징학회지
• /
• 제24권1호
• /
• pp.83-90
• /
• 2017

본 연구에서는 미세피치 패키지 적용을 위한 기초 실험으로 thin ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold) 도금층을 형성하여 솔더링 특성을 평가하였다. 먼저, Sn-3.0Ag-0.5Cu (SAC305) 솔더합금에 대한 thin ENEPIG 도금층의 젖음 특성이 평가되었으며, 순차적인 솔더와의 반응에 대한 계면반응 및 솔더볼 접합 후 고속 전단 시험을 통한 접합부 기계적 신뢰성이 평가되었다. 젖음성 시험에서 침지 시간이 증가함에 따라 최대 젖음력은 증가하였으며, 5초의 침지 시간 이후에는 최대 젖음력이 일정하게 유지되었다. 초기 계면 반응 동안에는 $(Cu,Ni)_6Sn_5$ 금속간화합물과 P-rich Ni 층이 SAC305/ENEPIG 계면에서 관찰되었다. 연장된 계면반응 후에는 P-rich Ni 층이 파괴 되었으며, 파괴된 P-rich Ni 층 아래에는 $(Cu,Ni)_3Sn$ 금속간화합물이 생성되었다. 고속 전단 시험의 경우, 전단속도가 증가함에 따라 취성 파괴율이 증가하였다.

• 마이크로전자및패키징학회지
• /
• 제19권2호
• /
• pp.17-28
• /
• 2012

WB-PBGA 패키지를 구성하는 솔더볼 재료나 수지 복합재의 열-기계적 물성치는 온도에 대단히 큰 영향을 받을 뿐 아니라, 온도가 유지되는 시간에도 큰 영향을 받는 것으로 알려져 있다. 본 논문에서는 무연 솔더 WB-PBGA 패키지의 변형 거동을 신뢰성 있게 해석하기 위하여 재료의 비선형성을 고려한 유한요소 해석을 수행하고 무아레 간섭계 실험결과와 비교하였다. 먼저 수지 복합재의 점탄성 거동을 파악하기 위해 수지 접합재와 패키지 기판으로 구성된 이종접합체를 대상으로 하여 수지 복합재의 온도와 시간에 종속적인 점탄성 거동에 대해 유한요소 해석을 수행하고 결과를 분석하였다. 무연 솔더가 실장된 WB-PBGA의 열-기계적 거동을 파악하기 위하여 솔더는 점소성 물성치를, 수지 복합재는 점탄성 물성치를 적용하여 온도 변화에 따르는 유한요소 변형해석을 수행하여 실험결과와 비교하였다. 결과적으로 패키지의 변형은 수지 복합재의 재료 모델에 따라 대단히 크게 달라지며, 수지 복합재는 온도와 시간에 영향을 받는 점탄성 물성으로 해석해야 함을 알 수 있었다. 본 논문에서와 같은 SAC 계열 무연 솔더 WB-PBGA 패키지의 경우 유리전이 온도가 $135^{\circ}C$ 정도로 비교적 높은 B-type 수지 복합재의 점탄성 물성치를 적용했을 때 상대적으로 신뢰성 있는 해석 결과를 얻을 수 있는 것으로 밝혀졌다.

• 전자공학회논문지A
• /
• 제31A권3호
• /
• pp.28-39
• /
• 1994

We experimented on memory multichip modules to increase the packing density of memory devices and to improve their electrical characteristics. A 128K$\times$8bit SRAM module was made of four 32K$\times$8bit SRAM memory chips. The memory multichip module was constructed on a low-cost double sided PCB(printed circuit boared) substrate. In the process of fabricating a multichip module. we focused on the improvement of its electrical characteristics. volume, and weight by employing bare memory chips. The characteristics of the bare chip module was compared with that of the module with four packaged chips. We conducted circuit routing with a PCAD program, and found the followings: the routed area for the module with bare memory chips reduced to a quarter of that area for module with packaged memory chips. 1/8 in volume, 1/5 in weight. Signal transmission delay times calculated by using transmission line model was reduced from 0.8 nsec to 0.4 nsec only on the module board, but the coupling coefficinet was not changed. Thus, we realized that the electrical characteristics of multichip packages on PCB board be improved greatly when using bare memory chips.