• 한국통신학회논문지
• /
• 제33권12A호
• /
• pp.1217-1224
• /
• 2008

갈릴레오 위성시스템의 정확한 위치 확인을 위해서는 기본적으로 정화한 반송파 추적이 이루어져야 한다. 주파수 오차를 추적하기 위한 FLL은 전파 도달 시간의 변화를 발생시키는 동적 음력에 강인하지만 정확한 반송파 추적이 어렵다. 반면 위상 오차를 추적하기 위한 PLL은 정확한 반송파 추적이 가능하지만 동적음력에 약하고 높은 동적음력에서 반송파 추적성능이 저하된다. 본 논문에서는 갈릴레오 L1F 신호에서 높은 동적응력에서도 정확한 반송파 추적이 가능하도록 FLL과 PLL의 상호 보완적인 운용과 FLL지원의 PLL 루프필터를 적용한 반송파 추적루프를 설계하였으며, 모의실험을 통하여 제안한 기법의 성능을 입증하였다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.90-96
• /
• 2006

본 논문에서는 capacitance scaling 구조를 이용하여 짧은 locking 시간과 작은 fractional spur를 가지는 ${\Sigma}{\Delta}$ fractional-N PLL을 설계하였다. 루프필터의 실효 커패시턴스를 변화시키기 위하여 여러 개의 전하펌프를 이용해 서로 다른 경로로 커패시터에 전류를 공급하였다. 필터의 실효 커패시턴스는 동작상태에 따라 크기가 변하며 커패시터들은 하나의 PLL 칩에 집적화 할 수 있을 정도로 작은 크기를 가진다. 또한 PLL이 lock 되면 전하펌프 전류의 크기도 작아져 fractional spur의 크기도 작아진다. 제안된 구조는 HSPICE CMOS $0.35{\mu}m$ 공정으로 시뮬레이션 하였으며 $8{\mu}s$ 이하의 locking 시간을 가진다. PLL의 루프필터는 200pF, 17pF의 작은 커패시터와 $2.8k{\Omega}$의 저항으로 설계되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 추계종합학술대회
• /
• pp.180-185
• /
• 2000

본 논문에서는 주파수합성기에서 가장 큰 노이즈 Source인 VCO 및 각 단에서 발생하는 Phase Noise의 offset 주파수에 따른 변화를 예측하기위해 2303,15MHz의 주파수합성기를 설계하고 Lascari의 방법을 이용해 분석하였다. 그리고 VCO에서 발생되는 여러 중첩 형태로 된 Phase Noise중 저주파대역에서 문제가 되는 1/f Noise룰 3차 System에서 분석하였다. 3차 System에서는 해석이 복잡하므로 수학적인 분석을 통하여 1/f Noise를 예측한다는 것이 어렵지만 pseudo-damping factor의 도입으로 3차 시스템에서의 1/f Noise variance의 해석이 용이하도록 시도하였고 이를 2차 시스템과 비교하여 분석하였다.

• 한국정보통신학회논문지
• /
• 제5권4호
• /
• pp.653-660
• /
• 2001

본 논문에서는 주파수합성기에서 가장 큰 잡음원인 VCO 및 각 단에서 발생하는 위상잡음 의 offset주파수에 따른 변화를 예측하기 위해 2303.15MHz의 주파수합성기를 설계하고 Lascari의 예측방법 을 이용하여 모델링 하였다. 또한, VCO에서 발생되는 여러 중첩 형태로 된 위상잡음중 저주파대역에서 문제가 되는 1/f noise를 3차 시스템에서 분석하였다. 3차 시스템에서는 해석이 복잡하므로 수학적인 분석을 통하여 1/f noise를 예측한다는 것이 어렵지만 pseudo-damping factor의 도입으로 3차 시스템에서의 1/f noise variance의 해석이 용이 하도록 시도하였고 이를 2차 시스템과 비교.분석하였다. 그 결과, tcxo의 경우 위상잡음이 루프 통과 전 10 kHz offset 주파수에서 -160dBc/Hz, 루프 통과 후 -162.6705dBc/Hz, 100 kHz offset 주파수에서 -180dBc/Hz, 루프 통과 후 -560dBc/Hz로 VCO의 위상잡음에 비해 offset주파수에 따라 루프 통과 후 급격히 감쇠 됨을 알 수 있었다. 2차와 3차 시스템에서의 잡음대역폭과 그 variance factor를 연관하여 3차 시스템에서 의 variance가 2차 시스템의 variance보다 크게 발생함을 알 수 있었다.

• 한국전자파학회논문지
• /
• 제11권5호
• /
• pp.707-714
• /
• 2000

본 논문에서는 PLL 시스템의 보다 실제적 분석 모델인 3차 시스템을 통하여 저주파 대역에서 문제가 되는 flicker noise가 어떠한 양상을 나타내는가를 알아보려 한다. 3차에서 해석의 복잡성으로 수학적인 분석이 난해하지만 최적화 된 2차 필터를 통한 pseudo-damping factor의 도입으로 3차 시스템에서의 flicker variance의 해석이 용이하도록 시도하였다. 3차에서의 flicker variance의 수식적인 유도를 보이고 이를 2차 시스템에서 발생되는 flicker noise에 대한 variance와 비교하려 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 추계종합학술대회
• /
• pp.230-235
• /
• 1999

본 논문에서는 PLL 시스템의 보다 실제적인 모델인 3차 시스템을 통하여 저주파 대역에서 문제가 되는 flicker noise가 어떠한 양상을 나타내는가를 알아보려 한다. 3차에서 해석의 복잡성으로 그 수학적 분석의 난해함을 나타내지만 최적화 된 2차 필터를 통한 pseudo -damping factor의 도입으로 전체적인 flicker variance의 해석이 용이하도록 시도하였다. 3차에서의 flicker variance의 수식적인 유도를 보이고 이를 2차 시스템에서 발생되는 flicker noise 에 대한 variance와 비교 하려한다

• 전자공학회논문지SC
• /
• 제45권2호
• /
• pp.37-44
• /
• 2008

본 논문에서는 고속 링 발진기를 이용한 WLAN용 5.8 GHz PLL을 제안하였다. 제안한 PLL에 사용된 링 발진기는 부 스큐 지연방식을 이용하여 차동 구조로 설계되었다. 따라서 Power-Supply-Injected Noise에 둔감하며, 1/f Noise를 감소시키기 위하여 Tail Current Source를 사용하지 않았다. 제안한 링 발진기는 $0{\sim}1.8V$의 컨트롤 전압에 걸쳐 $5.13{\sim}7.04GHz$의 발진주파수를 보였다. 본 논문에서 제안한 PLL 회로는 0.18 um 1.8 V TSMC CMOS 라이브러리를 기본으로 하여 설계하였고 시뮬레이션을 통하여 성능을 검증하였다. 동작 주파수는 5.8 GHz이며, Locking Time은 2.5 us, 5.8 GHz에서의 소비 전력은 59.9mW로 측정되었다.

• 한국정보통신학회논문지
• /
• 제20권12호
• /
• pp.2326-2332
• /
• 2016

본 논문에서는 기존 위상고정루프의 아날로그 루프 필터 형태와 달리 전압제어발진기의 출력 신호로 동작하는 이산 루프 필터를 사용하여 크기는 작으면서 안정하게 동작하는 위상고정루프를 제안하였다. 기존의 위상고정루프에 2차 루프필터 대신 스위치 제어 루프필터를 사용하였다. 스위치는 전압제어발진기위의 고속의 출력 신호에 의해 제어된다. 총 3개의 스위치는 UP/DN 신호를 통하여 제어되고, UP/DN 신호에 따라 스위치가 'on/off'를 반복한다. 샘플링과 부궤환 역할을 하는 스위치와 결합된 작은 크기의 커패시터로 하나의 칩으로 집적화가 가능하다. 제안된 위상고정루프의 이산 루프 필터에 사용된 커패시터 값은 총 180pF로 아주 작은 크기임에도 불구하고 안정적으로 동작한다. 제안된 위상고정루프는 1.8V의 공급전압에서 0.18um CMOS 공정의 파라미터를 이용하여 Hspice로 시뮬레이션을 수행하고, 동작을 검증하였다.

• 한국정보전자통신기술학회논문지
• /
• 제14권6호
• /
• pp.479-486
• /
• 2021

본 논문에서는 신호감지회로(Signal Sensing Circuit : SSC)를 추가하여 2개의 루프로 구성된 단일 커패시터 루프필터를 가진 극소형 위상고정루프(Phase Locked Loop : PLL)를 제안하였다. 위상고정루프 크기를 극단적으로 줄이기 위하여 가장 많은 면적을 차지하는 수동소자 루프필터를 극소형 단일 커패시터(2pF)로 설계하였다. 신호감지회로가 포함된 내부 부궤환 루프 출력이 외부 부궤환 루프의 단일 커패시터 루프필터 출력에 부궤환 역할을 하여 제안한 극소형 위상고정루프가 안정적으로 동작하도록 설계하였다. 위상고정루프 출력 신호 변화를 감지하는 신호 감지 회로는 루프필터의 커패시턴스 전하량을 조절하여 위상고정루프 출력 주파수의 초과 위상변이를 줄였다. 제안된 구조는 기존 구조에 비해 1/78 정도의 작은 커패시터를 가짐에도 불구하고 지터 크기는 10% 정도 차이가 난다. 본 논문의 위상고정루프는 1.8V 180nm 공정을 사용하였고, Spice를 통해 안정하게 동작하는 시뮬레이션 결과를 보여주었다.

• 전력전자학회논문지
• /
• 제5권3호
• /
• pp.215-220
• /
• 2000

본 논문에서는 SRM운전에서 맥동토오크와 부하토오크의 변화로 인한 속도변경을 줄이기 위해 동적 도통각 제어 원리를 이용한 PLL(Phase Locked Loop) 속도제어 방식을 채택하였다. SRM은 많은 장점을 가지고 있으나 토오크리플에 따른 속도변동으로 정밀한 속도제어에 어려움이 있다. SRM 구동 시스템에 PLL을 적용한 결과 전동기는 강인한 정속도 운전을 할 수 있으며, 또한 운전속도에 따라 선행각을 조정함으로서 고효율 구동을 할 수 있었다. 구성된 시스템은 운전속도와 부하의 변화에 따라 선행각이 증가함으로써 뛰어난 동적 속도제어 특성을 갖고 있으며, 인버터 인가전압을 제어하는 선행각을 조정함으로서 일정부하 영역에서 높은 효율특성을 가진다. SRM 구동 시스템의 PLL 속도제어와 고효율 구동을 위한 도통각제어를 위해 TMS320F240 DSP를 사용함으로서 디지털 제어기의 유연성과 소형화를 꾀하였다.