• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.113-117
• /
• 2003

The digital systems include the noise in power supply, ground and packaging due to a simultaneous switching of signal, signal reflections and distortions on single and multiple transmission lines. The requirement for the controlled impedance on a PCB can be both a critical success factor and a design challenge. So, the invented tool simulates the tracks controlled impedance with the test coupon. It can saves the design time and supports the economical PCB design.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.296-296
• /
• 2000

This paper describes the features of a transmission line and a wiring, and a design rule based on a demanded condition for a wiring. Like as the simulation of a circuit, by tracking the wiring path among parts that are disposed on PCB, we analyze the feature of the corresponding wiring using the design formula and rule. We implement a signal integrity simulator, which is capable of electrical and electronic simulation for the feature of a wiring signal and the corresponding signal, and the results are demonstrated.

• 한국산학기술학회논문지
• /
• 제17권3호
• /
• pp.732-737
• /
• 2016

본 폐타이어로부터 추출한 열분해 카본블랙(PCB)을 13mm 표층용 밀입도 아스팔트 혼합물 공용성능을 평가하였다. 최적배합설계를 시행하였고, 최적아스팔트 함량은 5.8%을 이용하였다. 아스팔트 혼합물의 탄성계수 평가를 위해 자유단 공진주 시험하였다. PCB 사용량이 증가하면, 측정된 탄성계수는 감소하였다. 다만, 감쇄비 변화는 미미한 것으로 나타났다.평가시험은 간접인장강도시험, 소성변형시험 및 포장설계법을 이용한 전산해석을 이용하였다. PCB 사용시 수침 전과 후의 강도감소율이 평균 10% 이하로 나타났다. 소성변형의 경우 PCB 10% 이상 사용시 오히려 소성변형이 크게 발생하였다. 포장 설계법 전산해석으로부터, PCB 5% 사용시 Top-Down 및 Bottom-Up 균열 저항성이 증가하였고, 소성변형 저감 효과가 크게 나타났다. 열분해 카본블랙 10% 및 15% 사용시 소성변형은 적게 나타났지만, 내구성은 크게 저하되는 것으로 나타났다. 전체적으로 PCB 5%를 이용한 표층용 아스팔트 혼합물의 공용성이 가장 우수한 것으로 나타났다.

• 대한전자공학회논문지SD
• /
• 제48권6호
• /
• pp.39-44
• /
• 2011

본 논문은 배터리로부터 입력받은 제한된 전압 값을 변환하여 PMIC의 출력 전압 값에 대한 PCB 패턴의 두 가지 모드로 설계한 PCB 패턴의 특성분석을 제안하고자 한다. PCB 설계 기술은 EMI/EMC, 크로스토크, 임피던스 증가 등으로 국내에서는 관련 기술의 미확보로 많은 어려움을 겪고 있으며, 사용되는 용도에 따라 패턴 상호간의 적절한 이격거리 확보, 전류량에 따른 PCB 패턴 폭 등의 기술이 요구되고 있다. 본 논문에서는 PMIC의 출력 전압 값을 커패시터를 거치지 않고 직접 출력하는 방법[모드1]과 커패시터를 거쳐 출력하는 방법[모드2]으로 설계하여 PCB 패턴의 특성 분석을 수행하였다. 또한 IPC-2221에서 제시한 식을 이용하여 전류량에 따른 패턴 폭을 계산해 보았으며, 실험을 통한 패턴 설계에 따른 문제점을 분석하여 올바른 설계 방향을 제시하였다. 이러한 연구는 비단 모바일 패널 전원 공급을 위한 PMIC 설계에 적용될 뿐만 아니라 자동차, 카메라, 노트북, PDA 등의 다양한 분야의 전력 반도체 개발에 적용될 수 있을 것으로 기대된다.

• 한국CDE학회논문집
• /
• 제9권4호
• /
• pp.416-424
• /
• 2004

In this paper, the heat transfer analysis and thermal stress analysis of the PCB(Printed Circuit Board) equipped in electronic Packages are carried out for various may types of chips on the PCB. And two structural PCB models are used in the analyses. The electronic chips on the PCB usually emit heat and this heat generates the thermal stress around the chip. The thermal load due to the heat generation of chips on the PCB may cause the malfunction of the electronic packages such as a monitor. a computer etc. Hence, the PCB should be designed to withstand these thermal loads. In this paper, the heat transfer analysis and thermal stress analysis are executed for the PCB model with pins and the analysis results are compared with the results for the PCB model without pins. The analysis results show that the PCB model without pins is not good for the thermal stress analysis of PCB, even though these two models have similar heat transfer characteristics. The analysis results also show that the highest thermal stress occurs in the pin especially attached to the highest temperature chip, and the PCB constrained to the electronic package on the long side is structurally more stable than other cases. The analyses of the PCB are executed using the finite element analysis code, NISA.

• 한국전자통신학회논문지
• /
• 제9권7호
• /
• pp.753-759
• /
• 2014

본 논문에서는 전원무결성(Power Source Integrity) 해석을 기반으로 PCB(Printed Circuit Board)내부 전원 선로의 RLC 공진(Resonance)현상을 해석하고 PCB내부 공진현상 감쇄를 위한 설계기법을 제시한다. 제시하는 기법은 PCB의 구조적 특성으로 형성되는 공진주파수를 예측하며, 공진현상 감쇄를 위한 디커플링 캐패시터의 적용위치 및 용량을 결정할 수 있다. 본 논문에서는 산업용 제어기 내부의 메인보드 회로 시뮬레이션 모델을 통해서 PCB 공진현상 감쇄 설계기법에 대한 타당성을 검증하였다. 본 연구결과는 향후, PCB 회로 설계에서 PDN(Power Delivery Network)구조의 안정도 향상에 기여할 것으로 기대된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.577-579
• /
• 2004

Digital hearing aids enclose $6{\sim}8$ tiny components. Those electromechanical components are individually wired by soldering which is a manual labor and sometimes causes components' damage by heating. This paper suggests a PCB design for overcome these problems. Several PCBs are designed and manufactured and circuited to produce ITE(In The Ear) type hearing aids which are inserted in the ear canal. The most optimal size of the PCB design for the ITE hearing aid is presented in this paper.

• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2004년도 추계학술대회
• /
• pp.1012-1015
• /
• 2004

Digital hearing aids enclose $6{\sim}8$ tiny components. Those electromechanical components are individually wired by soldering which is a manual labor and sometimes causes components' damage by heating. This paper suggests a PCB design for overcome these problems. Several PCBs are designed and manufactured and circuited to produce ITE(In-the-Ear) type hearing aids which are inserted in the ear canal. The most optimal size of the PCB design for the ITE hearing aid is presented in this paper.

• 한국컴퓨터산업학회논문지
• /
• 제2권12호
• /
• pp.1533-1540
• /
• 2001

본 논문에서는 PCB 설계에서 전기적 파라미터 추출과 기판의 전기적 모델링 방법을 기술하였다. 실제 PCB 구조에서 전기적 특성을 해석하기 위해 캐시메모리 시스템을 예로하여 6층의 기판을 설계하였다. 설계된 PCB 기판에서 배선 구조 및 비아, BGA Ball 등 기본회로 요소 구조를 설정하여, 전기적 변수를 추출하였고 이를 재결합하여 PCB 네트를 모델링하였다. 이후 SPICE, XNS 등의 분석 도구를 사용하여 전기적 특성을 분석하였다. 그 결과 최대 2.6ns정도의 신호지연과 최대 281mV의 간섭잡음으로 시스템의 사양에 적합함을 알 수 있었다.

• 한국금형공학회:학술대회논문집
• /
• 한국금형공학회 2008년도 하계 학술대회
• /
• pp.209-213
• /
• 2008

In this work, we have proposed a method for calculating the residual stress developed during the PCB thermo-compression bonding precess. Residual stress is the most important factor that causes PCB warpage in accordance with the pattern design. In this work, a single-layed double-sided PCB, which is comprised of the dielectric (FR-4) substrate in the middle and copper cladding on the both top and bottom sides, is considered. A reference temperature, where all stress is free, is calculated by comparing the calculated and measured warapge of a PCB of which copper cladding of the top side is removed. Then, the reesidual stress values is calculated for the double-sided PCB.