• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 추계학술대회 논문집 학회본부
• /
• pp.569-571
• /
• 1995

This paper compares the simulated annealing and the Hopfield neural network method for an optimal routing in a multistage interconnection network(MIN). The MIN provides a multiple number of paths for ATM cells to avoid cell conflict. Exhaustive search always finds the optimal path, but with heavy computation. Although greedy method sets up a path quickly, the path found need not be optimal. The simulated annealing can find an sub optimal path in time comparable with the greedy method.

• 한국통신학회논문지
• /
• 제29권6B호
• /
• pp.563-574
• /
• 2004

본 논문에서는 정적 네트워크 위상과 동적 위상을 결합한 새로운 부류의 MIN(Multistage Interconnection Network)인 Combine MIN을 제안한다. Combine MIN은 단일 경로 성질을 갖는 MIN보다도 적은 하드웨어 비용을 가지면서도 다중 경로를 제공한다. 또한 Combine MIN은 빈번한 통신을 갖는 프로세서-메모리에 짧은 경로의 지름길 경로 및 다중 경로를 제공함으로써 지역화된 통신에 적합하게 구성할 수 있게 설계되었다. 성능 평가를 위한 시뮬레이션 결과에 따르면 Combine MIN은 높은 지역화된 통신에서 같은 네트워크 크기를 갖는 기존의 MIN보다 우수한 성능을 보였다. 따라서 Combine MIN은 공유 메모리 다중 프로세서 시스템에서 지역화된 통신구조를 갖는 병렬 응용 분야에서 효율적으로 활용될 수 있을 것이다.

• 한국정보과학회논문지:정보통신
• /
• 제29권6호
• /
• pp.738-748
• /
• 2002

본 논문에서는, ${\alpha}{\times}{\alpha}$ 출력 버퍼 스위치로 구성된 다단 연결 망(Multistage Interconnection Network, MIN)의 성능 예측 모형을 제안하고, 스위치에 장착된 버퍼의 개수 증가에 따른 성능 향상 추이를 분석하였다. Buffered 스위치 기법은 다단 연결 망 내부의 데이타 충들 문제를 효과적으로 해결할 수 있는 방법으로 널리 알려져 있다. 제안한 성능 예측 모형은 먼저 네트웍 내부 임의 스위치 입력 단에 유입되는 데이타 패킷이 스위치 내부에서 전공되는 유형을 확률적으로 분석하여 수립되었다. 제안한 모형은 스위치에 장착된 버퍼의 개수와 무관하게 출력 버퍼를 장착한 ${\alpha}{\times}{\alpha}$스위치의 성능, 즉 네트웍 성능 평가의 두 가지 주요 요소인 네트웍 정상상태 처리율(Normalized Throughput, NT)과 네트웍 지연시간(Network Delay)의 예측이 가능하고, 나아가서 이들로 구성된 모든 종류의 다단 연결 망 성 분석에 적용이 용이하다. 제안한 수학적 성능 분석 연구의 실효성 검증을 위하여 병행된 시뮬레이션 결과는 상호 미세한 오차 범위 내에서 모형의 예측 데이타와 일치하는 곁과를 보며 분석 모형의 타당성을 입증하였다. 또한, 분석 결과 스위치 내부에 많은 버퍼를 장착할수록 정상상태 처리율의 증가율은 감소하고, 네트웍 지연시간은 증가하는 것으로 나타났다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권2호
• /
• pp.149-159
• /
• 2000

본 논문에서는 적은 비용으로 효율적인 패킷 스위칭 상호연결 네트워크를 구성할수 있는 새로운 부류의 MIN (Multistage Interconnection Network)인 SCMIN(ShortCut MIN)을 제안한다. SCMIN은 기존 MIN에서의 스위칭 소자 갯수 보다 매우 적은 수인 2.5N-4 개의 스위칭 소자만을 사용할지라도 FAC(Full Access Capability)를 만족하고, 또한 프로세서-메모리 쌍에 대해 다수개의 중복 경로를 제공할 수 있게 된다. SCMIN은 통신이 빈번하게 발생되는 프로세서 메모리 클리스터에 보다 짧은 경로를 제공하고, 또한 이들에 대한 대체 경로를 제공하여 지역화된 통신 형태의 응용 분야에 적합하도록 설계되었다. 따라서 SCMIN은 공유 메모리 다중 프로세서 시스템에서 지역화된 통신 형태를 갖는 병렬 응용 분야에 적합한 MIN으로 활용될 수 있을 것이다.

• 한국통신학회논문지
• /
• 제14권6호
• /
• pp.675-685
• /
• 1989

상호접송망은 병렬처리 시스템에서 매우 중요한 부분이다. 최근 다단상호 접속망에 대한 연구가 많이 행해지고 있다. 본 논문에서는 회선스위칭 다단상호접속망의 시뮬레이션 방법을 확장하여 분할된 ADM/IADM 접속망의 성능 평가를 하였다. 시뮬레이션 데이터에 의하여, 적용된 분할 방법에 의한 접속망 성능과 접속망에서 사용된 저지처리방식에 의한 접속망 성능 간의 관계를 보였다. 분석 결과, hold 방식을 사용하는 IADM 접속망이 RST 면에서 가장 나은 접속망 동작을 보이는 것으로 나타났다.

• 인터넷정보학회논문지
• /
• 제5권3호
• /
• pp.35-43
• /
• 2004

다단 상호연결 네트워크(MINs : Multistage Interconnection Networks)를 사용하는 패킷 교환에서는 일반적으로 패킷의 이동이 한 네트워크 주기 동안에 마지막 단에서 처음 단으로 연속적으로 전달된다고 가정된다. 그러나 Ding과 Bhuyan은 패킷 이동이 작은 클럭 주기론 사용하면서 각 쌍의 이웃 단 내에 한정된다면 네트워크의 성능이 상당히 향상될 수 있다는 것을 보였다. 본 논문에서는 이와 같이 작은 클럭 주기를 가지는 입력 버퍼를 가진 MIN의 성능을 평가하기 위한 해석적 모델을 제안한다. 제안된 모델의 우수성을 입증하기 위하여 해석적 모델의 결과와 시뮬레이션의 결과와 비교한다. 또한 제안된 모델의 결과와 Ding과 Bhuyan의 연구결과와 비교함으로써 제안한 방식의 상대적인 효과를 검증한다. 그 결과 제안된 모델은 시뮬레이션의 결과와 매우 근접하게 일치하며, 이전의 연구결과 보다는 더 정확한 결과를 보인다.

• 한국정보처리학회논문지
• /
• 제4권9호
• /
• pp.2259-2268
• /
• 1997

고성능 병렬처리 시스템에서 다단계 상호 연결망 (Multistage Interconnection Network(MIN))은 프로세서간에 또는 프로세서와 메모리 모듈간에 가격대 효율 면에서 효과적으로 고대역폭의 통신을 제공한다. 본 논문에서는 고장감내 기능, 모듈 구조, 우수한 성능 등으로 인하여 실시간 병렬/분산 처리 시스템에 유용한 복수 경로를 갖는 다단계 상호 연결망 - AMD (Augmented Modified Delta) 연결망 - 의 설계 방법을 제시하였고 그 성능과 신뢰성을 분석하였다. 한편으로 AMD 연결망은 기존 Kappa 연결망의 우수한 성능 및 고장감내 특성을 유지하면서, 다른 한편으로 Kappa 연결망과는 달리 임의의 Delta 연결망으로부터 일관성 있고 쉽게 설계될 수 있다. 또한 Delta 연결망의 경우와 마찬가지로, 모든 AMD 연결망들은 위상학적으로 서로 등가인 특성을 갖는다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(3)
• /
• pp.199-202
• /
• 2001

In this paper, we proposed and analyzed a new class of irregular fault-tolerant multistage interconnection network named as Extended-QT(Quad Tree) network. E-QT network is extended QT network. A unique path MIN usually is low hardware complexity and control algorithm. So we proposes a class of multipath MIN which are obtained by adding self-loop auxiliary links at the a1l stages in QT(Quad Tree) networks so that they can provide more paths between each source-destination pair. The routing of proposed structure is adaptived and is based by a routing tag. Starting with the routing tag for the minimum path between a given source-destination pair, routing algorithm uses a set of rules to select switches and modify routing tag. Trying the self-loop auxiliary link when both of the output links are unavailable. If the trying is failure, the packet discard. In simulation, an index of performance called reliability and cost are introduced to compare different kinds of MINs. As a result, the prouosed MINs have better capacity than 07 networks.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권3호
• /
• pp.117-124
• /
• 2002

본 논문은 다수의 고장 스위칭 소자를 갖는 다단계 상호연결망(MIN)에서 영역 부호화 방식을 적용하는 고장 허용 멀티캐스팅 알고리즘을 제안한다. 제안된 알고리즘은 MIN의 전체 스위칭 소자들을 같은 크기를 갖는 두 개의 부분집합으로 구분하고, 모든 고장이 동일한 부분집합에 속한 고장 유형을 허용한다. 제안된 알고리즘은 고장을 우회하여 멀티캐스트 메시지를 목적지까지 보내기 위해, MIN을 통해 메시지를 순환시키는 기법을 사용한다. 본 알고리즘은 고장난 MIN에서 임의의 멀티캐스트 메시지를 두 번 순환시켜 라우팅 할 수 있음을 증명한다.

• 한국정보과학회논문지:정보통신
• /
• 제34권3호
• /
• pp.193-202
• /
• 2007

본 논문에서는, $a{\times}a$ 출력 버퍼 스위치로 구성되며 핫스팟이 발생하는 다단 연결 망 (Multistage Interconnection Network， MIN)의 성능 예측 모형을 제안하고, 스위치에 장착된 버퍼의 개수 증가에 따른 성능 향상 추이를 분석하였다. 제안한 성능 예측 모형은 먼저 네트워크 내부의 임의 스위치 입력 단에 유입되는 데이타 패킷이 스위치 내부에서 전송되는 유형을 확률적으로 분석하여 수립되었다. 성능분석 모형은 스위치에 장착된 버퍼의 개수와 무관하게 버퍼를 장착한 $a{\times}a$ 스위치의 성능, 네트워크 정상상태 처리율(Normalized Throughput, NT)과 네트워크 지연시간(Network Delay)의 예측이 가능하고, 나아가서 이들로 구성된 모든 종류의 다단 연결망 성능 분석에 적용이 용이하다. 제안한 수학적 성능 분석 연구의 실효성 검증을 위하여 병행된 시abf레이션 결과는 상호 미세한 오차 범위 내에서 모형의 예측 데이타와 일치하는 결과를 보여 분석 모형의 타당성을 입증하였다.