• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.71-80
• /
• 2004

본 논문은 mobile platform에서 사용될 Multimedia 적용을 위한 embedded Processor의 기본 구조 연구에 관한 내용으로 MPEG4 응용에 적합한 processor의 기본 구조 그리고 mobile platform에 적용될 수 있는 energy efficiency를 고려한 구조설계를 주 내용으로 하고 있다. multimedia 응용 embedded processor의 기본 구현 구조 요소인 processor data path architecture(pipeline, branch prediction, multiple issue superscalar, function unit number)의 기본 구조 설정과 cache hierarchy와 그 구성의 적합한 예상구조를 설정하기 위해 본 논문에서는 multimedia 응용 프로그램인 MPEG4를 processor simulator의 test bench로 사용하여 다양한 구조에 대한 simulation을 수행하였다. 그리고 mobile platform 적용에 적합한 구조인지에 대한 문제를 energy efficiency관점에서 고찰하여 적용 가능한 기본 processor 구조를 설정하였다. 그리고 본 논문에서 제안된 기본 구조 연구는 mobile platform에 바로 적용이 가능하며 더 나아가 특정 응용 프로그램에 최적의 성능을 발휘할 수 있는 자동화 설계기반환경에서의 configurable processor 설계에서 그 기본 processor 구조로 사용될 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.664-665
• /
• 2013

본 논문에서는 멀티미디어프로세서 구성의 한가지 방법을 제안하였다. 제안한 멀티미디어프로세서는 각각의 문자, 소리, 비디오를 한 개의 칩안에서 다룰 수 있으며, 멀티미디어의 특징인 인터렉티브의 기능을 갖고 있다. 특히 제안한 멀티미디어프로세서는 소프트웨어 없이도 메모리매상의 어드레싱이 가능하다. 제아난 멀티미디어프로세서는 가상현실에 적용이 가능하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.1177-1180
• /
• 2005

This paper present a method of constructing the multimedia processor architecture. The proposed multimedia processor architecture be able to handle each text, sound, and video in one chip. Also it have interactive function that is a characteristics of multimedia. Specially, the proposed multimedia processor be able to addressing nodes in memory map without software, and it is completely reconfigurable depend on data. Also it as able to process time and space common that have synchronous/asynchronous and it is able to protect continuous and dynamic media bus collision, and local and overall common memory structure. The proposed multimedia processor architecture apply to virtual reality and mixed reality.

• 대한임베디드공학회논문지
• /
• 제8권1호
• /
• pp.17-24
• /
• 2013

In this paper, we present a multi-core processor including multimedia specific instructions to process multimedia data efficiently in the mobile environment. Multimedia specific instructions exploit subword level parallelism (SLP), while the multi-core processor exploits data level parallelism (DLP). These combined parallelisms improve the performance of multimedia processing applications. The proposed multi-core processor including multimedia specific instructions is implemented and tested using a Xilinx ISE 10.1 tool and SoCMaster3 testbed system including Vertex 4 FPGA. Experimental results using a fire detection algorithm show that multimedia specific instructions outperform baseline instructions in the same multi-core architecture in terms of performance (1.2x better), energy efficiency (1.37x better), and area efficiency (1.23x better).

• ETRI Journal
• /
• 제31권6호
• /
• pp.709-716
• /
• 2009

In this paper, we propose a novel reconfigurable processor using dynamically partitioned single-instruction multiple-data (DP-SIMD) which is able to process multimedia data. The SIMD processor and parallel SIMD (P-SIMD) processor, which is composed of a number of SIMD processors, are usually used these days. But these processors are inefficient because all processing units (PUs) should process the same operations all the time. Moreover, the PUs can process different operations only when every SIMD group operation is predefined. We propose a processor control method which can partition parallel processors into multiple SIMD-based processors dynamically to enhance efficiency. For performance evaluation of the proposed method, we carried out the inverse transform, inverse quantization, and motion compensation operations of H.264 using processors based on SIMD, P-SIMD, and DP-SIMD. Experimental results show that the DP-SIMD control method is more efficient than SIMD and P-SIMD control methods by about 15% and 14%, respectively.

• 한국정보처리학회논문지
• /
• 제4권8호
• /
• pp.1921-1929
• /
• 1997

본 논문은 멀티미디어 데이타 스트림이 시스템 메모리를 거치지 않고 멀티미디어 데이타 처리기와 통신망 접속기 간에 직접 전달될 수 있는 방법에 대한 연구이다. 멀티미디어 플랫폼에서 통신망 접속기와 멀티미디어 데이타 처리기 간에 추가적인 데이타 전송로 도입이 없이 기존의 단일 데이타 전송로를 통한 양자간의 직접 데이타 전달방법을 제안한다. 그리고 직접전달을 위해 필요한 하드웨어적 구조와 기능을 정의하고, 멀티미디어 데이타가 상호간 전송/반입되는 과정을 제어 흐름도로 기술한다. 제안된 방법과 기존의 일반적인 방법과의 비교 검토를 위해, 직접전달 방법이 시스템 버스의 사용 회수와 사이클을 줄일 수 있음을 보인다.

• 제어로봇시스템학회지
• /
• 제4권2호
• /
• pp.15-17
• /
• 1998

DSP(Digital Signal Processor)는 신호처리의 응용에 있어서 실시간 처리가 요구되는 경우 탁월한 성능을 나타낸다. 멀티미디어 서비스를 위해서는 전송되어 들어오는 데이터를 빠른 시간에 처리를 하여 원하는 서비스를 제공해야 한다. 따라서 사용자 측에서는 전송된 데이터의 실시간 처리를 위한 특별한 장치가 요구된다. 본 논문에서는 이러한 용도를 위해 DSP를 이용하여 MSP(Multimedia Signal Processor)를 설계한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.504-505
• /
• 2012

본 논문에서는 효율적인 멀티미디어 프로세서에 대해 논의하였으며 그 응용으로 디지털 워터마킹에 적용하였다. 즉, 인간의 시각이나 청각이 인지할 수 없는 범위 내에서 디지털 데이터의 값을 약간 변경함에 따라 워터마크라고 하는 저작권 정보를 몰래 삽입하는 방법이다.

• 대한임베디드공학회논문지
• /
• 제6권2호
• /
• pp.100-107
• /
• 2011

As the use of mobile multimedia devices is increasing in the recent year, the needs for high-performance multimedia processors are increasing. In this regard, we propose a SIMD (Single Instruction Multiple Data) based parallel processor that supports high-performance multimedia applications with low energy consumption. The proposed parallel processor consists of 16 processing elements(PEs) and operates on a 3-stage pipelining. Experimental results for the JPEG encoding algorithm indicate that the proposed parallel processor outperforms conventional parallel processors in terms of performance and energy efficiency. In addition, the proposed parallel processor architecture was developed and verified with verilog HDL and a FPGA prototype system.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.515-518
• /
• 1998

This paper describes a direct transfer method of multimedia data stream between multimedia processor and network device without using system memory. The hardware architecture and functions for direct transfer, the method to transfer multimedia data to and from the multimedia processor and etc are described. Comparing the proposed method with general methods, I show that the direct transfer method can decrease number of bus accesses and bus cycles.