• 대한전자공학회논문지SD
• /
• 제47권11호
• /
• pp.65-71
• /
• 2010

본 논문에서는 3.1~10.6 GHz 대역에서 14개 LO 신호를 발생하는 MB-OFDM UWB 시스템용 LO 생성 회로에 대한 새로운 구조를 제안한다. 제안하는 LO 생성 회로는 저전력 설계를 위해 하나의 PLL을 사용하면서 주파수 합성과정에서 반드시 필요로 하는 비선형 회로의 숫자를 최소화하고, 동시에 주파수 합성과정에서 발생되는 주요 spurious를 UWB 대역 밖에 존재시킴으로서 spurious 문제를 보다 근본적으로 해결하였다. 제안하는 LO 생성 회로는 $0.13-{\mu}m$ CMOS 공정으로 설계 되었으며, 1.5 V의 공급전압으로부터 93~103 mW의 전력을 소모한다. 모의실험 결과, 모든 14개의 LO 신호 스펙트럼에서 최소 41 dBc 이상의 in-band spurious suppression과 3 nsec 이하의 밴드간 스위칭 시간을 갖는다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.66-70
• /
• 2016

본 논문에서는 심장박동 측정 레이더 송수신기용 24 GHz I/Q 발생기를 제안한다. 공정 변화에 따른 I/Q LO 신호간의 부정합 특성을 개선하기 위하여 인덕터와 캐패시터로 구성된 high-pass 위상천이기와 low-pass 위상천이기 기반 24 GHz I/Q LO 발생기를 제안하였다. 제안한 24 GHz I/Q 발생기는 LO 버퍼와 high-pass 위상천이기와 low-pass 위상천이기 구성된 24 GHz I/Q LO 발생기는 65 nm CMOS 공정에서 설계되었고, 전원 전압 1 V에서 8 mA의 전류를 소모하면서 24.05 GHz에서 24.25 GHz의 주파수 대역에서 7.5 dB의 전압 이득, 2.3 dB의 잡음 지수, 공정 및 온도 변화에 대해 0.1 dB의 I/Q 이득 부정합, 4.3도의 I/Q 위상 부정합의 성능을 보인다.

• 정보보호학회논문지
• /
• 제14권1호
• /
• pp.71-77
• /
• 2004

n개의 LFSR과 l 비트의 메모리를 이용하는 combiner에 대하여 [n(l+1)/2] 차 이하의 대수적 관계식이 존재하는 것이 이론적으로 밝혀졌다. 본 논문에서는 k 비트의 메모리를 사용하는 2$^{k}$ 개의 LFSR로 이루어진 summation Generator는 연속된 k+1개의 출력 값을 이용하여 초기 치에 관한 2$^{k}$ 차 이하의 대수적 관계식을 만들 수 있음을 보인다. 일반적으로 n개의 LFSR로 이루어진 summation Generator는 연속된 [lo $g_2$n]＋1개의 출력 값을 이용하여 초기 치에 관한 2$^{[lo[g_2]n}$ 차 이하의 대수적 관계식을 만들 수 있다.

• 대한전자공학회논문지TC
• /
• 제40권5호
• /
• pp.197-203
• /
• 2003

본 논문에서는 cascode 하모닉 발생기를 이용하여 고변환이득 특성의 밀리미터파 subharmonic 믹서를 설계 및 제작하였다. 밀리미터파 subharmonic 믹서는 0.1 ㎛ GaAs PHEMT와 CPW 라이브러리를 이용하여 설계되었다. 설계된 cascode 하모닉 발생기의 출력 특성 측정결과, 14.5 GHz의 신호를 10 dBm 전력으로 인가하였을때, 1차, 2차 및 4차 하모닉 성분은 각각 -21.62 dBm, -32.65 dBm 및 -13.45 dBm의 결과를 얻어 가장 큰 4차 하모닉 성분을 얻었으며, 제작된 밀리미터파 subharmonic 믹서의 측정결과 14.5 GHz LO 신호를 13 dBm의 크기로 입력하였을 때 3.4 dB의 높은 변환이득 특성을 얻었다. 또한 -53.6 dB의 LO-to-IF, -46.2 dB의 우수한 LO-to-RF 격리 특성을 나타내었다. 제작된 밀리미터파 subharmonic 믹서는 기존에 발표된 밀리미터파 대역의 subharmonic 믹서에 비해 가장 높은 변환이득 특성을 나타내었다.

• 한국인터넷방송통신학회논문지
• /
• 제18권5호
• /
• pp.97-102
• /
• 2018

본 논문에서는 W-대역 소형 레이다용 파형발생부를 설계 및 제작하였다. 제작된 파형발생부는 DDS를 적용하여 CW 및 FMCW 등 시스템에서 요구되는 다양한 파형을 고속으로 정밀하게 생성한다. 시스템 자체 점검으로 거리 지연 및 거리 추적 시험 시 별도의 점검장비 없이 레이다 자체만으로 시험이 가능하도록 LO 경로를 두 개로 설계하여 스위치를 통해 선택 가능하도록 구현하였다. 제안된 파형발생부는 대역폭 125 MHz, 위상잡음 1 kHz 오프셋(offset)에서 -91 dBc/Hz, 불요파 -63.2 dBc가 측정되었다. 본 논문에서 제시한 파형발생부를 이용하여 W-대역 소형 레이다용 송수신모듈에 바로 적용이 가능할 것으로 예상한다.

• 대한전자공학회논문지TC
• /
• 제42권5호
• /
• pp.55-60
• /
• 2005

본 논문에서는 cascode 하모닉 발생기를 이용하여 V-band MIMIC (Millimeter-wave Monolithic Integrated Circuit) quadruple subharmonic 믹서를 설계 및 제작하였다. 고변환 이득 특성을 위하여 cascode 하모닉 발생기를 제안하였다. 제안된 cascode 하모닉 발생기는 기존의 multiplier 구조의 비해 평균 2.9 dB 및 최대 4 dB의 높은 4차 하모닉 출력 특성을 나타내었다. 제작된 V-band subharmonic 믹서의 측정결과 14.5 GHz LO 신호를 13 dBm의 크기로 입력하였을 때 3_4 dB의 높은 변환이득 특성을 얻었다. 또한 -53.6 dB의 LO-to-IF, -46.2 dB의 우수한 LO-to-RF 격리 특성을 나타내었다. 제작된 밀리미터파 subharmonic 믹서는 기존에 발표된 밀리미터파 대역의 subharmonic 믹서에 비해 우수한 변환이득 특성을 나타내었다.

• Journal of electromagnetic engineering and science
• /
• 제6권1호
• /
• pp.18-23
• /
• 2006

In this paper, we demonstrate a fully integrated X-band image rejection down converter, which was developed using InGaP/GaAs HBT MMIC technology, consists of two single-balanced mixers, a differential buffer amplifier, a differential YCO, an LO quadratue generator, a three-stage polyphase filter, and a differential intermediate frequency(IF) amplifier. The X-band image rejection downconverter yields an image rejection ratio of over 25 dB, a conversion gain of over 2.5 dB, and an output-referred 1-dB compression power$(P_{1dB,OUT})$ of - 10 dBm. This downconverter achieves broadband image rejection characteristics over a frequency range of 1.1 GHz with a current consumption of 60 mA from a 3-V supply.

• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2011년도 제36회 춘계학술대회논문집
• /
• pp.93-96
• /
• 2011

액체로켓엔진의 최적화를 위해 유전알고리즘을 사용하여 주요 설계변수인 연료와 산화제의 질유량과 연소실 압력을 결정하였다. 대상엔진은 LO2/RP-1을 추진제로 사용하는 개방형 가스발생기 사이클을 대상으로 하였다. 최적설계의 목적함수는 비추력의 최대화이고 펌프-터빈의 에너지 발란스와 요구추력을 제한조건으로 하였다. 연소실의 물성치는 CEA2를 이용하였으며 펌프 및 터빈의 효율, 가스발생기 및 예연소기의 물성치는 문헌 자료를 수학적으로 모델링 하였다. 가스발생기 사이클 계산 결과 참고문헌과 비교하여 비추력에서 약 3~4%, 펌프파워에서 2~6%의 오차를 보였다.

• ETRI Journal
• /
• 제36권6호
• /
• pp.924-930
• /
• 2014

This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.

• 대한전자공학회논문지SD
• /
• 제46권9호
• /
• pp.74-80
• /
• 2009

본 논문은 싱글의 LC-탱크 전압제어발진기(VCO)를 사용한 $2{\sim}6GHz$의 CMOS 주파수 합성기에 관하여 기술하였다. 광대역에서 동작하는 주파수 합성기 설계를 위해 최적화된 로컬발진기(LO) 신호 발생기를 사용하였다. LO 신호 발생기는 LC-탱크 VCO와 이 신호를 분주하고 혼합하는 방법으로 광대역의 주파수에서 동작하도륵 구현하였다. 주파수 합성기는 3차 1-1-1 MASH 타입의 시그마-델타 모듈레이터(SDM)를 사용한 소수 분주 위상잠금루프(PLL)에 기초로 설계되었다. 제안한 주파수 합성기는 $0.18{\mu}m$ CMOS 공정기술을 사용하여 설계하였고, off-chip 루프 필터를 가지고 $0.92mm^2$의 칩 면적을 차지하며, 1.8V 전원에서 36mW 이하의 전력을 소모한다. PLL은 $8{\mu}s$보다 적은 시간에서 록킹을 완료한다. 위상 잡음은 중심 주파수 신호로부터 1MHz 오프셋에서 -110dBc/Hz보다 작다.