• 제목/요약/키워드: LDPC 복호기

검색결과 105건 처리시간 0.025초

LDPC 부호의 적응적 반복 복호수 설정 방식 및 복호기 구조 (Adapt ive Iteration Decoding Preset Method of LDPC Codes by SNR Estimation & Decoder Structure)

  • 이정훈;장진수;정영일;이문호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
    • /
    • pp.773-776
    • /
    • 2001
  • 열악한 전송 환경에서 고품질, 고신뢰성 통신을 지속적으로 하기 위해서 오류 정정 부호는 필수 적이다. 최근에 반복 복호를 통해 샤논의 채널 용량 한계에 근접하는 터보 부호와 LDPC부호가 가장 관심을 불러일으키고 있다. 반복 복호법은 성능 면에서는 우수해 지나 이에 따른 계산량 증가와 지연이 수반된다. 따라서 본 논문에서는 모의 실험을 통한 수신 데이터를 이용, SNR을 추정하여 LDPC 부호의 최대 반복 복호수에 따른 계산량과 지연을 효과적으로 줄일 수 있는 적응적 반복 복호수 설정 방식을 제안한다.

  • PDF

높은 throughput 성능을 갖는 DVB-S2 LDPC 부호의 복호기 구현 (Implementation of High Throughput LDPC Code Decoder for DVB-S2)

  • 김성운;박창수;황선영
    • 한국통신학회논문지
    • /
    • 제33권9A호
    • /
    • pp.924-933
    • /
    • 2008
  • 본 논문은 광대역 위성 서비스를 위한 유럽 전기통신 표준화기구의 2세대 표준인 DVB-S2에서 사용하는 LDPC 부호의 throughput을 증가시키기 위한 새로운 복호기 구조를 제안한다. 제안한 구조는 IRA 구조의 LDPC 부호가 가지는 특징을 이용해 360개의 비트노드와 체크노드를 각각 그룹핑한다. 노드 그룹을 구현한 연산모듈은 각각 로컬 메모리를 가지고 있고, 전달받은 메시지는 자신의 로컬 메모리에서만 읽는다. 제안한 구조는 메시지 라우팅 로직을 이용해 에지로 연결된 노드 그룹의 로컬 메모리에 메시지를 저장함으로써 메모리 충돌이 없고 순차적인 메모리 접근을 가능하게 하여 복호기의 throughput을 증가시킨다. 제안한 DVB-S2 LDPC 복호기 구조는 TSMC 90nm 공정으로 합성하였고 F Kienle과 J. Dielissen이 각각 제안한 기존의 구조보다 throughput이 각각 104%, 478%가 증가함을 확인하였다.

INMS 복호 알고리듬을 적용한 WiMAX용 LDPC 복호기의 성능분석 및 하드웨어 설계 (Performance analysis and hardware design of LDPC Decoder for WiMAX using INMS algorithm)

  • 서진호;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.229-232
    • /
    • 2012
  • 본 논문에서는 Improved Normalized Min-Sum(INMS) 복호 알고리듬을 적용한 LDPC 복호기의 복호성능 및 복호 수렴속도를 고정소수점 Matlab 모델링과 시뮬레이션을 통해 분석한 후, Verilog-HDL로 하드웨어를 설계하였다. 설계된 LDPC 복호기는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)을 지원한다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계하였으며, SM(sign-magnitude) 수체계 연산을 기반으로 하는 DFU(Decoding Function Unit)를 적용하여 면적을 최소화하였다. 기존의 DFU에 적용된 min-sum 복호 알고리듬 보다 복호성능이 좋은 INMS 복호 알고리듬을 적용함으로써 LLR 비트 수를 1-비트 감소시켜 하드웨어를 최적화시켰다.

  • PDF

분산 동영상 압축 기법에 사용되는 LDPC 부호의 새로운 복호화 기법 (A New LDPC Decoding Method of Error Correction Decoder for Distributed Video Coding)

  • 이상우;장환석;박상주
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2011년도 추계학술대회
    • /
    • pp.229-231
    • /
    • 2011
  • H.264/AVC와 같은 동영상 압축 기술은 동영상의 압축에 필요한 연산이 대부분 부호기에서 이루어진다. 반면에 분산 동영상 압축 기법은 정보 압축에 필요한 연산이 대부분 복호기에서 수행되는 구조를 가진다. 본 논문에서는 분산 동영상 압축 기법의 구성 요소 중 오류 정정 부호기와 복호기에 사용되는 오류 정정 부호 중 LDPC 부호의 성능을 향상 시킬 수 있는 새로운 복호 기법을 제안한다. 제안하는 기법을 적용하여 추가적인 연산 없이 LDPC 부호의 오류 정정 성능을 향상시킬 수 있었다.

  • PDF

효율적 부호를 고려한 Dual-Diagonal Quasi-cyclic LDPC(Low Density Parity Check) 복호기의 구현 (Implementation of Dual-Diagonal Quasi-cyclic LDPC(Low Density Parity Check) decoder for Efficient Encoder)

  • 변용기;김종태
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 제37회 하계학술대회 논문집 D
    • /
    • pp.2023-2024
    • /
    • 2006
  • 1962년 Gallager에 의해 처음 제안된 LDPC 부호는 복호를 수행하는 부호방식으로 패리티 행렬(H)의 대부분이 0으로 구성되어 복호시에 적은 연산량을 요구하며, shannon의 한계에 도달하는 복호 능력으로, 차세대 통신의 주된 부호 방식으로 고려되고 있다. 하지만, LDPC는 부호화에 있어서 여타 다른 부호방식에 비해 복잡한 특성을 가지고 있으므로, 이를 개선하기 위한 부호방식의 적용이 필요하다. 본 논문에서는 효율 적인 부호화를 위하여 Dual-diagonal H parity행렬을 구성 하고, 쉽게 부호 길이를 확장 할 수 있는 Quasi-Cyclic 방식을 적용한 복호기를 구현하였다.

  • PDF

HSS 기반의 고속 LDPC 복호기 FPGA 설계 (A FPGA Design of High Speed LDPC Decoder Based on HSS)

  • 김민혁;박태두;정지원
    • 한국전자파학회논문지
    • /
    • 제23권11호
    • /
    • pp.1248-1255
    • /
    • 2012
  • 본 논문에서는 DVB-S2에 제시된 LDPC 복P호기에 대하여 효율적인 알고리즘을 제안하고 고속화 하여, 이에 따른 FPGA구현 결과를 제시하였다. 고속 LDPC 복호기를 구현하기 위해서는 알고리즘 측면과 구현 측면에서 여러 가지 문제점이 있다. 알고리즘 측면에서는 첫째, LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크 노드를 기반으로 하여 복호화 과정을 거치는 horizontal shuffle scheduling(HSS) 알고리즘을 적용하여 기존의 반복 횟수를 줄일 수 있는 방안을 연구 하였다. 구현 측면에서 복호 속도를 높이기 위해서는 데이터의 많은 병렬 처리가 필요하다. 이러한 병렬 처리에 의해 노드 업데이트 연산 역시 병렬 처리가 가능하다. Check Node Update의 경우 look up table(LUT)이 필요하다. 이는 critical path의 주요 원인이 되는 부분으로 LUT 연산을 하지 않고 성능 열화를 최소화 하는 self-correction normalized min sum(SC-NMS) 연산 방식을 제안하였고, 최적의CNU 연산 방식에 따른 복호기 구조를 제안하고 FPGA 구현 결과, 복호 속도가 약 40 % 개선됨을 알 수 있다.

DVB-S2 기반에서 다양한 부호화 율을 지원하는 LCPC 복호기 (A LDPC Decoder for DVB-S2 Standard Supporting Multiple Code Rates)

  • 류혜진;이종열
    • 대한전자공학회논문지SD
    • /
    • 제45권2호
    • /
    • pp.118-124
    • /
    • 2008
  • 디지털 비디오 방송표준(DVB-S2)은 순방향 에러 코딩방법으로 BCH와 LDPC을 연결한 시스템을 내부코딩으로 사용한다. DVB-S2에서 LDPC 코드는 11개의 서로 다른 부호화 율을 정의하고 있기 때문에, DVB-S2 LDPC 복호기는 다양한 부호화 율을 지원해야 한다. 11개의 부호화 율 중에서 7가지(3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 9/10)는 균일한 부호화 율이고, 나머지 4가지(1/4, 1/3, 2/5, 1/2)는 비균일 부호화 율이다. 본 논문에서는 균일한 LDPC 코드를 위한 유연한 복호기를 제시한다. 제안된 복호기는 칩의 면적, 메모리의 효율, 처리속도 등에서 많은 장점을 갖는 반 병렬 복호 구조와 변수노드와 체크노드의 내부 연결선을 줄이고 다양한 부호화 율을 지원할 수 있도록 Benes 네트워크를 결합하여 블록크기가 64,800까지 사용가능하도록 설계하였다. 제안하는 복호기는 200MHz에서 193.2MbPs의 처리속도를 갖으며, 면적은 $16.261m^2$이고, 전력은 공급전압이 1.5V에서 198mW의 소모를 보인다.

IEEE 802.16e WiMAX용 LDPC 복호기의 성능분석 (A performance analysis of LDPC decoder for IEEE 802.16e WiMAX System)

  • 김은숙;김해주;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2010년도 추계학술대회
    • /
    • pp.722-725
    • /
    • 2010
  • 본 논문에서는 IEEE 802.16e layered LDPC(Low Density Parity Check) 복호기의 layer별 에러 수렴속도 및 비트오율 성능 분석을 통해 최적 설계사양을 도출하였다. Matlab으로 모델링된 layered LDPC 복호기를 QPSK 변조와 백색 가우시안 잡음 채널 하에 시뮬레이션 하였다. 표준에 제시된 블록길이 중 576, 1440, 2304에 대해 부호화율이 1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6인 PCM(Parity Check Matrix)을 사용한 시뮬레이션 결과를 바탕으로 블록길이와 부호율이 복호기의 성능에 미치는 영향을 분석하였으며, 고정소수점 비트 폭이 8 비트 이상일 때 안정된 복호성능을 가진다.

  • PDF

Wibro 시스템에서 중첩 행렬을 이용한 준 순환 LDPC 부호의 설계 및 계층 복호기 (Quasi-Cyclic LDPC Codes using Superposition Matrices and Their Layered Decoders for Wibro Systems)

  • 신범규;박호성;김상효;노종선
    • 한국통신학회논문지
    • /
    • 제35권2B호
    • /
    • pp.325-333
    • /
    • 2010
  • Wibro를 포함한 많은 시스템에서 순환 치환 행렬(circulant)로 구성된 준 순환 LDPC(low-density parity-check) 부호를 사용하고 있다. 하지만 준 순환 부호의 기저 행렬 크기의 제약으로 인해 계층 복호(layered decoding)가 가능하고 일정 값 이상의 거스(girth)를 만족하면서 동시에 최적의 차수 분포를 갖도록 하는 것은 매우 힘들다. 본 논문에서는 이러한 문제점을 극복하기 위해 중첩 행렬(superposition matrix) 구조를 가지는 준 순환 LDPC 부호를 제안한다. 중첩 행렬을 이용할 경우에 특화된 거스 점검 조건들을 유도하고, 기존 행렬 구조와 중첩 행렬 구조 두 가지 모두에 대해 계층 복호를 수행할 수 있는 새로운 LDPC 복호기 구조를 제안한다. 모의실험을 통하여 중첩 행렬 구조를 가지는 LDPC 부호는 복호 시 수렴 속도가 개선되고 오류 정정율이 향상됨을 보인다.

IEEE 802.16e 표준에 제시된 LDPC 부호의 수렴 속도 개선을 위한 복호 방법 (Decoding Method of LDPC Codes in IEEE 802.16e Standards for Improving the Convergence Speed)

  • 장민호;신범규;박우명;노종선;전인산
    • 한국통신학회논문지
    • /
    • 제31권12C호
    • /
    • pp.1143-1149
    • /
    • 2006
  • 본 논문에서는 체크 노드 분할을 이용한 변형된 반복 복호 방법 [8]을 IEEE 802.16e 표준에서 제시된 low-density parity-check(LDPC) 부호에 적용하여 복호의 수렴 속도 개선을 확인한다 또한 IEEE 802.16e에서 제시된 LDPC 부호에 가장 적합한 체크 노드 분할 방법을 제안한다. 수렴 속도 개선은 반복 횟수를 줄일 수 있다는 의미에서 계산 복잡도를 감소시킬 수 있다. 이러한 체크 노드 분할을 이용한 복호 방법은 복호기의 하드웨어 구현이 병렬 처리 방식으로 구현되기 어려운 시스템에서 효과적인 직렬 처리 방식으로 적용될 수 있다. 제시된 LDPC 부호의 변형된 반복 복호 방법은 무선 통신 시스템 환경의 실제 복호기를 구현하는데 사용될 수 있다.