• 전기전자학회논문지
• /
• 제7권1호
• /
• pp.1-8
• /
• 2003

본 논문에서는 고내압 및 고속 스위칭 특성을 갖는 고성능 BCD(Bipolar- CMOS-DMOS) 소자 구조를 고안하였다. 공정 및 소자 시뮬레이션을 통하여, 최적화된 공정 규격과 소자 규격을 설계하였으며, 고안된 소자의 전기적 특성을 만족시키기 위하여 이중 매몰층 구조, 트랜치 격리 공정, n-/p- 드리프트 영역 형성기술 및 얕은 접합 깊이 형성기술 등을 채택하였다. 이 스마트 파워 IC는 20V급 Bipolar npn/pnp 소자, 60V급 LDMOS소자, 수 암페어급의 VDMOS, 20V급 CMOS소자 그리고 5V급 논리 CMOS를 내장하고 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 춘계학술대회 논문집 센서 박막재료 반도체 세라믹
• /
• pp.170-173
• /
• 2003

In this paper, we proposed a new bulk LDMOS structure which can be used for RF application, and its fabrication steps were introduced. The simulated devices consist of three types: Bulk device, SLB(SOI Like Bulk), and SOI device. As a result of process and device simulation, we showed electrical characteristics, such as threshold voltage, subthreshold slope, DIBL(Drain Induced Barrier Lowering), off-state current, and breakdown voltage. In this simulation study, the lattice temperature model was adopted to see the device characteristics with lattice temperature during the operation. SLB device structure showed the best breakdown characteristics among the other structures. The breakdown voltage of SLB structure is about 9V, that of bulk is 7V, and that of SOI is 8V.

• Transactions on Electrical and Electronic Materials
• /
• 제12권1호
• /
• pp.7-10
• /
• 2011

High voltage (HV) integrated circuits are viable alternatives to discrete circuits in a wide variety of applications. A HV device generally used in these circuits is a lateral double diffused metal oxide semiconductor (LDMOS) transistor. Attempts to model LDMOS devices are complicated by the existence of the lightly doped drain and by the extension of the poly-silicon and the gate oxide. Several physically based investigations of the bias-dependent drift resistance of HV devices have been conducted, but a complete physical model has not been reported. We propose a new technique to model HV devices using both the BSIM3 SPICE model and a bias dependent resistor model (sub-circuit macro model).

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.487-488
• /
• 2015

New inverter motor drive systems consume 30%~50% less energy compared to existing motor drive systems. For inverter motor drive systems, the development of a 1200V high side driver is critical. This paper presents an advanced 1200V high side driver with low power consumption and high ruggedness. This solution implements a high voltage level shifter which consumes low power by adding a clamped VGS LDMOS driver to the conventional short pulse generator. Moreover, this paper proposes a highly rugged 1200V LDMOS which improves SOA by limiting the hole current. This paper could be applied to smart power modules used for HVAC (heating, ventilation, and airconditioning) and industrial inverters. Consequently, this paper will provide design engineers with an understanding of how they can make a significant contribution to worldwide energy savings.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.156-158
• /
• 2002

Reduction of on-resistance($R_{on}$) in high voltage devices is of critical importance for the power consumption of the device. $R_{on}$ decreases with increase of the doping concentration of the drift region. However, breakdown voltage(BV) decreaes also with increase of doping concentration. In this report, a multi-resurf LDMOS[1] strcuture is proposed to reduce the $R_{on}$ which allows no degradation in BV. The on-and off-state characteristics of the proposed structure are simulated using the two-dimensional devices simulator ATLAS and compared with those from the conventional structure.

• 한국전기전자재료학회논문지
• /
• 제17권9호
• /
• pp.911-915
• /
• 2004

In this study, the electrical characteristics of high-voltage LDMOSFET fabricated by the existing CMOS technology were investigated depending on its process and design parameter. In order to verify the experimental data, two-dimensional device simulation was carried out simultaneously. The off- state breakdown voltages of n-channel LDMOSFETs were increased nearly in proportional to the drift region length. For the case of decreasing n-well ion implant doses from $1.0\times{10}^{13}/cm^2$ to $1.0\times{10}^{12}/cm^2$, the off-state breakdown voltage was increased approximately two times. The on-resistance was also increased about 76 %. From 2-D simulation, the increase in the breakdown voltage was attributed to a reduction in the maximum electric field of LDMOS imolanted with low dose as well as to a shift toward n+ drain region. Moreover, the on- and off-state breakdown voltages were also linearly increased with increasing the channel to n-tub spacing due to the reduction of impact ionization at the drift region. The experimental and design data of these high-voltage LDMOS devices can widely applied to design smart power ICs with low-voltage CMOS control and high-voltage driving circuits on the same chip.

• 전자공학회지
• /
• 제42권7호
• /
• pp.45-53
• /
• 2015

Power 소자 기술은 digital & mixed signal device와 on-chip 구현을 위해서 CMOS 공정에 대한 기본 이해가 필요하다. CMOS 공정 기반 위에 power device 공정을 추가하면서 다양한 operation voltage의 power 소자를 구현하고, passive device 들을 동일 공정에서 구현하여 다양한 components 들로 power IC 제품을 design 할 수 있도록 modular process를 제공하는 것이 중요하다. 또한 power device로 주로 사용되는 LDMOS 소자에 대한 performance 개선을 위해 simulation을 통해 key device parameter들의 특성을 예측하고, 구조를 설계하는 것이 Si process 전에 중요한 일 중의 하나이다. 아울러 power management가 potable power, consumer electronics 및 green energy에서 가장 빠르게 성장하는 분야이므로, 차별화된 power 소자 기술을 확보하여 급변하는 시장 환경에 대응하는 것이 필요하다.

• 대한전자공학회논문지TC
• /
• 제48권2호
• /
• pp.85-89
• /
• 2011

본 논문에서는 메타구조를 이용하여 하나의 RF LDMOS로 새로운 Class-E 전력증폭기를 구현하였다. CRLH 구조는 Class-E 전력증폭기 특성을 갖는 메타물질 전송 선로를 만들 수 있다. CRLH 전송 선로는 전력증폭기의 정합 회로를 구현을 위하여 주파수 오프셋과 CRLH 전송 선로의 비선형 위상 기울기에 의해 얻을 수 있다. 또한, 제안된 전력증폭기의 효율을 향상 시키기 위하여 출력 정합 회로에 CRLH 구조를 이용하여 구현하였다. 동작 주파수는 13.56MHz로 정하였다. Class-E 전력 증폭기의 측정된 출력 전력은 39.83dBm, 이득은 11.83 dB이다. 이 지점에서 얻은 전력효율(PAE)은 73%이다.

• 한국항행학회논문지
• /
• 제20권6호
• /
• pp.556-561
• /
• 2016

논문은 ISM 밴드 응용분야에 사용되는 13.35 MHz, 5 kW RF 제너레이터의 구현에 대한 내용이다. 이 제너레이터의 구성은 드라이브증폭기와 LDMOS 1.25 kW 트랜지스터를 클래스 AB 푸쉬풀 증폭기로 구현한 모듈을 바탕으로 4개의 모듈을 윌킨슨 형태의 전송선로 변환기를 이용하여 결합하는 구조를 갖고 있다. 이 제너레이터는 선형성보다는 높은 출력과 효율을 얻는 것이 중요하며, 트랜지스터에서 발생하는 열은 워터 쿨링에 의한 수냉식 방법을 선택하여 외부로 배출하였다. 또한, 결합기와 저역통과 필터의 결합 그리고 출력 및 반사 신호를 검출하는 보호회로를 삽입하였다. 이렇게 구현된 RF 제너레이터는 포화 전력레벨 5.33 kW 출력에서 79 %의 효율을 얻었다.

• 대한전자공학회논문지TC
• /
• 제46권3호
• /
• pp.40-47
• /
• 2009

본 논문에서는 W-CDMA 기지국용 envelope tracking 전력 증폭기의 선형성 특성을 개선하는 새로운 드레인 바이어스 기법을 제안한다. 기존의 envelope tracking 전력 증폭기에서 드레인 바이어스 전압은 트랜지스터의 문턱전압 근처까지 감소하여 선형성 특성이 크게 나빠진다. 이 문제를 해결하기 위해서 본 연구에서는 입력 신호가 작을 때는 드레인 바이어스 전압이 고정된 class AB로 동작하게 하고 입력 신호가 클 때는 envelope tracking 동작을 하도록 하는 방법을 제안한다. 또한, envelope tracking 동작에서 신호의 왜곡을 줄이도록 드레인 바이어스 전압과 입력 신호의 관계를 새로이 구한다. 제안된 기법의 효과를 검증하기 위하여 class AB Si-LDMOS 전력 증폭기를 사용하여 W-CDMA envelope tracking 전력 증폭기를 설계하였다. 제안된 드레인 바이어스 기법은 평균 효율을 저하시키지 않으면서 선형성 특성을 크게 개선하여 추가의 선형화 기법 없이도 W-CDMA 기지국용 전력 증폭기의 선형성 사양을 만족시키는 것을 시뮬레이션을 통해 확인하였다.