The Magazine of the IEIE (전자공학회지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Power 소자 기술

  • Published : 2015.07.25
Download PDF
⟨ Previous Next ⟩

Abstract

Power 소자 기술은 digital & mixed signal device와 on-chip 구현을 위해서 CMOS 공정에 대한 기본 이해가 필요하다. CMOS 공정 기반 위에 power device 공정을 추가하면서 다양한 operation voltage의 power 소자를 구현하고, passive device 들을 동일 공정에서 구현하여 다양한 components 들로 power IC 제품을 design 할 수 있도록 modular process를 제공하는 것이 중요하다. 또한 power device로 주로 사용되는 LDMOS 소자에 대한 performance 개선을 위해 simulation을 통해 key device parameter들의 특성을 예측하고, 구조를 설계하는 것이 Si process 전에 중요한 일 중의 하나이다. 아울러 power management가 potable power, consumer electronics 및 green energy에서 가장 빠르게 성장하는 분야이므로, 차별화된 power 소자 기술을 확보하여 급변하는 시장 환경에 대응하는 것이 필요하다.

Keywords

References

  1. Philip L. Hower, "Safe Operation Area-a New Frontier in LDMOS Design," Proc. of ISPSD, pp. 1-8, 2002.
  2. IL-Young Park et al., "BCD (Bipolar-CMOS-DMOS) Technology Trends for Power Management IC," 8th International Conference on Power Electronics, pp.318-325, 2011.
  3. Sunitha HD et al., "Reduced Surface Field Technology for LDMOS : A Review," International Journal of Emerging Technology and Advanced Engineering, pp.173-176, 2014.
  4. B. Murari et al., Smart Power ICs 2nd Edition, pp 1-50, Springer
  5. Ronghua Zhu et al., "Substrate Majority Carrier-Induced NLDMOSFET Failure and Its Prevention in Advanced Smart Power IC Technologies," IEEE Transactions on Device and Materials Reliability. Vol. 6. No. 2, pp.386-392, 2006. https://doi.org/10.1109/TDMR.2006.882198