• Progress in Superconductivity
• /
• 제13권1호
• /
• pp.47-51
• /
• 2011

Mono-atomic-layer graphene is an interesting system for studying the relativistic carrier transport arising from a linear energy-momentum dispersion relation. An easy control of the carrier density in graphene by applying an external gate field makes the system even more useful. In this study, we measured the Josephson current in a device consisting of mono-layer graphene sheet sandwiched between two closely spaced (~300 nm) aluminum superconducting electrodes. Gate dependence of the supercurrent in graphene Josephson junction follows the gate dependence of the normal-state conductance. The gate-tunable and relatively large supercurrent in a graphene Josephson junction would facilitate our understanding on the weak-link behavior in a superconducting-normal metal-superconducting (SNS) type Josephson junction.

• 한국산학기술학회논문지
• /
• 제19권6호
• /
• pp.709-714
• /
• 2018

반도체소자의 접합특성에 따라서 분극의 특성이 달라지는 원인을 조사하였다. 반도체소자의 접합특성은 최종적인 반도체소자의 효율과 관련되기 때문에 중요한 요소이며, 효율을 높이기 위해서는 반도체접합 특성을 이해하는 것은 매우 중요하다. 다양한 성질의 접합을 얻기위하여 n형의 실리콘 위에 절연물질인 carbon doped silicon oxide (SiOC) 박막을 증착하였으며, 아르곤 (Ar) 유량에 따라서 반도체기판의 특성이 달라지는 것을 확인하였다. 전도체인 tin doped zinc oxide (ZTO) 박막을 절연체인 SiOC 위에 증착하여 소자의 전도성을 살펴보았다. SiOC 박막의 특성은 플라즈마에 의하여 이온화현상이 일어날 때 Ar 유량에 따라서 이온화되는 경향이 달라지면서 반도체 계면에서의 공핍현상이 달라졌으며, 공핍층 형성이 많이 일어나는 곳에서 쇼키접합 특성이 잘 형성되는 것을 확인하였다. 아르곤 가스의 유량이 많은 경우 이온화 반응이 많이 일어나고 따라서 접합면에서 전자 홀쌍의 재결합반응에 의하여 전하들이 없어지게 되면 절연특성이 좋아지고 공핍층의 전위장벽이 증가되며, 쇼키접합의 형성이 유리해졌다. 쇼키접합이 잘 이루어지는 SiOC 박막에서 ZTO를 증착하였을 때 SiOC와 ZTO 사이의 계면에서 전하들이 재결합되면서 전기적으로 안정된 ZTO 박막을 형성하고, ZTO의 전도성이 증가되었다. 두께가 얇은 반도체소자에서 흐르는 낮은 전류를 감지하기 위해서는 쇼키접합이 이루어져야 하며, 낮은 전류만으로도 전기신호의 품질이 우수해지고 또한 채널층인 ZTO 박막에서의 전류의 발생도 많아지는 것을 확인하였다.

• 전자공학회논문지D
• /
• 제34D권11호
• /
• pp.37-47
• /
• 1997

Utilizing 2-dimensional device simulations incorporating lattic eheating models, we analyzed in detail the DC breakdown characterisics of NMOS trasistors with different structures, which are commonly used as ESD protection transistors. The mechanism leading to device failure resulting from electrostatic discharge was explained by analyzing the 1st and 2nd breakdown characteristics of LDD devices. Also a criteria for more robust designs of NMOS transistor structures against ESD was suggested by examining the characteristics changes with changes in structural parameters such as the LDD doping concentration, the drain junction depth, the distance between source/drain contacts, and the source junction area.

• Progress in Superconductivity
• /
• 제12권2호
• /
• pp.114-117
• /
• 2011

We report our efforts on the development of Nb-based non-hysteretic Josephson junction fabrication process for quantu device applications. By adopting and modifying the existing Nb-aluminum oxide tunnel junction process, we develop a process for non-hysteretic Josephson junction circuits using metal-silicide as metallic barrier material. We use sputter deposition of Nb and $MoSi_2$, PECVD deposition of silicon oxide as insulator material, and ICP-RIE for metal and oxide etch. The advantage of the metal-silicide barrier in the Nb junction process is that it can be etched in $SF_6$ RIE together with Nb electrode. In order to define a junction area precisely and uniformly, end-point detection for the RIE process is critical. In this paper, we employed thin Al layer for the etch stop, and optimized the etch condition. We have successfully demonstrated that the etch stop properties of the inserted Al layer give a uniform etch profile and a precise thickness control of the base electrode in Nb trilayer junctions.

• 한국정보통신학회논문지
• /
• 제20권4호
• /
• pp.793-798
• /
• 2016

본 연구에서는 1T-DRAM 응용을 위해 Bipolar Junction Transistor 모드 (BJT mode)에서 비대칭 소스/드레인 수직형 나노와이어 소자의 순방향 및 역방향 메모리 윈도우 특성을 분석하였다. 사용된 소자는 드레인 농도가 소스 농도보다 높으며 소스 면적이 드레인 면적보다 큰 사다리꼴의 수직형 gate-all-around (GAA) MOSFET 이다. BJT모드의 순방향 및 역방향 이력곡선 특성으로부터 순방향의 메모리 윈도우는 1.08V이고 역방향의 메모리 윈도우는 0.16V이었다. 또 래치-업 포인트는 순방향이 역방향보다 0.34V 큰 것을 알 수 있었다. 측정 결과를 검증하기 위해 소자 시뮬레이션을 수행하였으며 시뮬레이션 결과는 측정 결과와 일치하는 것을 알 수 있었다. 1T-DRAM에서 BJT 모드를 이용하여 쓰기 동작을 할 때는 드레인 농도가 높은 것이 바람직함을 알 수 있었다.

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 2006년도 동계학술연구발표회 및 자성 스핀트로닉스 국제학술대회
• /
• pp.38-38
• /
• 2006

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제36회 동계학술대회 초록집
• /
• pp.173.1-173.1
• /
• 2009

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1370-1371
• /
• 2006

An electrostatic discharge (ESD) protection device, so called, N-type extended drain silicon controlled rectifier (NEDSCR) device, was analyzed for high voltage I/O applications. A conventional NEDSCR device shows typical SCR-like characteristics with extremely low snapback holding voltage. This may cause latchup problem during normal operation. However, a modified NEDSCR device with proper junction / channel engineering demonstrates itself with both the excellent ESD protection performance and the high latchup immunity.

• 한국초전도학회:학술대회논문집
• /
• 한국초전도학회 2002년도 High Temperature Superconductivity Vol.XII
• /
• pp.8-8
• /
• 2002

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2008년도 제35회 하계학술대회 초록집
• /
• pp.58-58
• /
• 2008