• ETRI Journal
• /
• 제30권4호
• /
• pp.526-534
• /
• 2008

This paper presents a fully integrated 0.13 ${\mu}m$ CMOS MB-OFDM UWB transmitter chain (mode 1). The proposed transmitter consists of a low-pass filter, a variable gain amplifier, a voltage-to-current converter, an I/Q up-mixer, a differential-to-single-ended converter, a driver amplifier, and a transmit/receive (T/R) switch. The proposed T/R switch shows an insertion loss of less than 1.5 dB and a Tx/Rx port isolation of more than 27 dB over a 3 GHz to 5 GHz frequency range. All RF/analog circuits have been designed to achieve high linearity and wide bandwidth. The proposed transmitter is implemented using IBM 0.13 ${\mu}m$ CMOS technology. The fabricated transmitter shows a -3 dB bandwidth of 550 MHz at each sub-band center frequency with gain flatness less than 1.5 dB. It also shows a power gain of 0.5 dB, a maximum output power level of 0 dBm, and output IP3 of +9.3 dBm. It consumes a total of 54 mA from a 1.5 V supply.

• 한국통신학회논문지
• /
• 제40권2호
• /
• pp.385-389
• /
• 2015

배경 잡음이 강한 실내 환경에서 가시광통신을 이용하기 위해서는 저주파대역 잡음을 피해야 한다. 또한 통신을 하면서도 LED 조명의 장점을 유지하기 위해서는 조명등의 깜박임이 없어야 하며, 밝기를 조절할 수 있어야 한다. 본 논문에서는 위 기능을 수행하기 위해 신호 스펙트럼을 고주파 영역으로 이동하여 전송을 수행하였다. 특히 송수신을 모두 디지털회로만으로 구현 가능하도록 Subpulse-VPPM 변조방법을 제안하고, 전송 성능 측정을 위해 테스트베드를 제작하였다.

• 한국군사과학기술학회지
• /
• 제13권4호
• /
• pp.577-585
• /
• 2010

The Military Tactical Communication technology for effective network-centric warfare is developing. Targeting broadband wireless transmission, core technology for connection, and Transmission technology that secure survivability under High-speed Movement environment. On the one hand, Tactical data communication system that reflects military characteristic is developing on the base of Legacy communication equipment which is used in the field. Because almost every military units in the field have used voice to communicate which lower efficiency of operation, they have made effort to Substitute voice communication which delays military Operation Tempo to digital communication. The Communications environment of troops in Forward edge of battle field area is very poor. Especially in terms of limited frequency allocation and bandwidth. Therefore, improving the efficiency of frequency is essential for Military Tactical Communication. This paper is about The Data Compression Method for increase of Efficiency in Tactical Data Communication over Legacy Radios which are UHF, VHF, HF Radio. I proposed and proved the most efficient Data Compression Method that reflects military characteristic, after analyzing the experimentation, which simulate CAS(Close Air Support mission) data transmission between Pilot and TACP.

• Journal of Communications and Networks
• /
• 제15권6호
• /
• pp.559-568
• /
• 2013

We report on the first error-free terahertz (THz) wireless communication at 0.310 THz for data rates up to 8.2 Gbps using a 18-GHz-bandwidth GaAs/AlGaAs field-effect transistor as a detector. This result demonstrates that low-cost commercially-available plasma-wave transistors whose cut-off frequency is far below THz frequencies can be employed in THz communication. Wireless communication over 50 cm is presented at 1.4 Gbps using a uni-travelling-carrier photodiode as a source. Transistor integration is detailed, as it is essential to avoid any deleterious signals that would prevent successful communication. We observed an improvement of the bit error rate with increasing input THz power, followed by a degradation at high input power. Such a degradation appears at lower powers if the photodiode bias is smaller. Higher-data-rate communication is demonstrated using a frequency-multiplied source thanks to higher output power. Bit-error-rate measurements at data rates up to 10 Gbps are performed for different input THz powers. As expected, bit error rates degrade as data rate increases. However, degraded communication is observed at some specific data rates. This effect is probably due to deleterious cavity effects and/or impedance mismatches. Using such a system, realtime uncompressed high-definition video signal is successfully and robustly transmitted.

• 한국전자파학회논문지
• /
• 제12권1호
• /
• pp.71-76
• /
• 2001

Ka 대역 위성통신 및 BWLL 시스템용 3단 저잡음 증폭기가 MMIC 기술로 설계 및 제작되었다. MMIC 저잡음 증폭기는 잡음지수와 높은 이득 그리고 진폭 선형성을 만족하기 위하여 2단의 single-ended 형태의 증폭단과 1단의 balanced 형태의 증폭단으로 구성되었다. 낮은 잡음지수와 높은 이득을 얻기 위하여 0.15$\mu\textrm{m}$ pHEMT 소자가 사용되었다. CD에서 80 GHz 대역까지의 안정도 확보를 위하여 직렬 및 병렬 궤환 회로와 λ/4 short 라인이 삽입되었다. 설계된 MMIC 저잡음 증폭기의 크기는 3.1mm $\times$2.4mm(7.44mm$^2$)이다. 제작된 MMIC 저잡음 증폭기의 wafer 상에서의 측정 결과, 22~ 30 GHz 주파수 대역에서 잡음지수는 2.0 dB이하이고 이득은 26dB이상으로 설계 결과와 일치하였다.

• 융합신호처리학회논문지
• /
• 제5권3호
• /
• pp.216-222
• /
• 2004

고속 멀티미디어 전송에 있어서 주파수 선택적 페이딩은 정보 전송율 및 BER 성능에 큰 영향을 미친다. 본 논문에서는 효과적인 고속 전송을 위해 터보 부호기를 적용한 적응 QAM(Adaptive Quadrature Amplitude Modulation) 시스템을 제안한다. 친사용자 환경 시뮬레이션 플랫폼 SPW를 이용하여 터보 적응 QAM 시스템을 개발하여 주파수 선택적 채널 환경에서 수율(throughput) 및 BER 성능분석을 수행하였다. 지연 확산이 700ns와 1400ns인 두 전력 지연 프로파일을 생성시켜 수율 및 성능을 조사하였는데 지연 확산 700ns인 프로파일에서 적응 변조 시스템이 고정 QAM 변조 시스템보다 평균 0.1231 bits의 수율 향상을 얻을 수 있었고 약 3dB의 BER 성능 개선을 얻을 수 있었다. 지연 확산 1400ns인 경우에서도 적응 변조 시스템이 고정 변조 시스템보다 더 나은 BER 성능 향상을 얻을 수 있었다.

• ETRI Journal
• /
• 제34권6호
• /
• pp.885-891
• /
• 2012

This paper proposes a high-efficiency power amplifier (PA) with uneven bias. The proposed amplifier consists of a driver amplifier, power stages of the main amplifier with class AB bias, and an auxiliary amplifier with class C bias. Unlike other CMOS PAs, the amplifier adopts a current-mode transformer-based combiner to reduce the output stage loss and size. As a result, the amplifier can improve the efficiency and reduce the quiescent current. The fully integrated CMOS PA is implemented using the commercial Taiwan Semiconductor Manufacturing Company 0.18-${\mu}m$ RF-CMOS process with a supply voltage of 3.3 V. The measured gain, $P_{1dB}$, and efficiency at $P_{1dB}$ are 29 dB, 28.1 dBm, and 37.9%, respectively. When the PA is tested with 54 Mbps of an 802.11g WLAN orthogonal frequency division multiplexing signal, a 25-dB error vector magnitude compliant output power of 22 dBm and a 21.5% efficiency can be obtained.

• 전자공학회논문지
• /
• 제54권2호
• /
• pp.9-15
• /
• 2017

본 논문은 원활한 통신이 어려운 재난안전통신 환경에서 고출력 단말이 한정된 주파수 자원을 효율적으로 이용할 수 있는 자원할당 기법을 제안한다. 고출력 단말을 도입함에 따라 단말 당 전송률이 증가하고 서비스 영역이 커질 수 있지만 일반 단말과 동일한 주파수 자원을 재사용할 경우 간섭도 증가하여 재난지역 및 인접 지역 전체 시스템 성능 저하의 원인이 된다. 간섭에 의해 기존 셀룰러 시스템 성능에 영향을 미칠 수 있기 때문에 3GPP (3rd Generation Partnership Project)에서는 고출력 단말의 사용 가능 주파수 대역을 상향링크 788-798MHz, 하향링크 758-768MHz로 제한하고 있다. 이러한 제약조건 하에서 단말의 최저 성능 보장을 위한 자원할당 방식을 제안하고 제안한 자원할당 방식의 성능을 모의실험을 통해 검증한다.

• 한국통신학회논문지
• /
• 제25권1A호
• /
• pp.156-166
• /
• 2000

DMT(Discrete Multi-Tone) 기반의 VDSL(Very high bit-rate Digital Subscriber Line) 시스템에서 외부에서 유입되는 RFI(Radio Frequency Interference)가 존재할 경우 이는 finite-point FET에 의하여 전대역으로 확산되어 시스템의 성능이 크게 저하된다. 본 논문에서는 고속 전송률을 갖는 DMT 기반의 VDSL 시스템에서 외부에서 유입되는 RFI를 효율적으로 보상할 수 있는 기법을 제안한다. 제안된 방식은 신호와 함께 유입되는 RFI 성분이 협대역의 신호라는 가정하에 수신단에서 주파수 영역의 추정 값을 바탕으로 시간영역에서 간단한 RFI 제거기를 사용하여 RFI에 의한 VDSL 시스템의 성능저하를 보상한다. 제안된 RFI 제거기법은 별도의 훈련심벌과 수렴기간이 필요 없으며, 유입되는 RFI 신호의 주파수 특성이 임의의 형태이거나 미지의 신호일 경우에도 잘 동작한다. 모의실험을 통하여 기존 RFI 제거기법과의 성능비교를 함으로써 제안된 방식의 실용 가능성을 입증한다.

• Journal of Power Electronics
• /
• 제16권6호
• /
• pp.2024-2034
• /
• 2016

This paper presents a DC-DC buck converter with a Phase-Locked Loop (PLL) that can compensates for power efficiency degradation over a wide input range. Its switching frequency is kept at 2 MHz and the delay difference between the High side driver and the Low side driver can be minimized with respect to Process, Voltage and Temperature (PVT) variations by adopting the PLL. The operation mode of the proposed DC-DC buck converter is automatically changed to Pulse Width Modulation (PWM) or PWM frequency modes according to the load condition (heavy load or light load) while supporting a maximum load current of up to 1.2 A. The PWM frequency mode is used to extend the CCM region under the light load condition for the PWM operation. As a result, high efficiency can be achieved under the light load condition by the PWM frequency mode and the delay compensation with the PLL. The proposed DC-DC buck converter is fabricated with a $0.18{\mu}m$ BCD process, and the die area is $3.96mm^2$. It is implemented to have over a 90 % efficiency at an output voltage of 5 V when the input range is between 8 V and 20 V. As a result, the variation in the power efficiency is less than 1 % and the maximum efficiency of the proposed DC-DC buck converter with the PLL is 95.4 %.