• 대한약학회:학술대회논문집
• /
• 대한약학회 2002년도 Proceedings of the Convention of the Pharmaceutical Society of Korea Vol.1
• /
• pp.212.1-212.1
• /
• 2002

• 한국전자파학회논문지
• /
• 제26권9호
• /
• pp.783-789
• /
• 2015

본 논문에서는 long term evolution(LTE) 통신을 위한 2.6 GHz 대역에서 동작하는 고효율 Doherty 전력증폭기를 설계하였다. 2차 및 3차 고조파 임피던스를 조정하기 위한 간단한 구조의 정합 네트워크를 통해 전력증폭기의 고효율 동작을 달성하였다. Doherty 전력증폭기는 다양한 측면에서 장점을 갖는 GaN-HEMT 소자를 이용하여 제작되었으며, 10 MHz의 대역폭 및 6.5 dB 첨두 전력 대 평균 전력비(PAPR)의 특성을 갖는 LTE downlink 신호를 이용하여 측정되었다. 평균 전력 33.4 dBm에서 13.1 dB의 전력 이득, 57.6 %의 전력부가효율(PAE) 및 -25.7 dBc의 인접채널누설비(ACLR) 특성을 갖는다.

• 한국ITS학회 논문지
• /
• 제9권5호
• /
• pp.72-79
• /
• 2010

본 논문은 GaN HEMT (Gallium Nitride High Electron Mobility Transistor)를 이용하여 Class-E 스위칭 모드를 적용한 S-대역 레이더용 고효율 스위칭 도허티 전력증폭기를 설계 및 제작하였다. 제안된 도허티 전력증폭기는 캐리어 증폭기와 피킹 증폭기가 고효율 특성을 갖는 Class-E 스위칭 모드로 구성되었다. 측정을 위한 입력 RF 신호는 $100\;{\mu}s$의 펄스폭과 1 kHz의 PRF (Pulse Repetition Frequency)인 duty 10%인 펄스 신호를 사용하였다. 2.85 GHz의 주파수 대역에서 스위칭 도허티 전력증폭기 측정결과 포화전력에서 6 dB 떨어진 지점의 전력부가 효율 (power-added efficiency, PAE) 및 드레인 효율 (drain efficiency)은 각각 64%와 80.6%로 측정되었다.

• 대한전자공학회논문지TC
• /
• 제44권1호
• /
• pp.32-37
• /
• 2007

고효율과 고선형성을 갖는 DMB CMOS 전력증폭기가 제안되어 있다. 이 논문에서는 0.13-um 표준 CMOS 공정이 적용되어졌고 제안된 전력증폭기의 모든 구성 소자는 출력 정합 회로망과 적응형 바이어스 조절 회로를 포함하여 하나의 칩속에 완전히 집적되어졌다. 효율과 선형성을 동시에 개선시키기 위하여 적응형 바이어스 조절 회로가 드레인 노드에 위치한 2차 고조파 종단 회로와 함께 적용되어졌다. 전력증폭기는 각각 16.64 dBm의 $P_{1dB}$, 38.31 %의 효율 (PAE), 그리고 24.64 dB의 출력 이득을 보였다. 3차 혼변조왜곡 (IMD3)과 5차 혼변조왜곡 (IMD5)은 각각 -24.122 dBc, -37.156 dBc 이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.802-809
• /
• 2014

This paper presents a dual-mode bias modulator (BM) for complementary metal oxide semiconductor (CMOS) power amplifiers (PAs). The BM includes a hybrid buck converter and a normal buck converter for an envelope tracking (ET) mode for high output power and for an average power tracking (APT) mode for low output power, respectively. The dual-mode BM and CMOS PA are designed using a $0.18-{\mu}m$ CMOS process for the 1.75 GHz band. For the 16-QAM LTE signal with a peak-to-average power ratio of 7.3 dB and a bandwidth of 5 MHz, the PA with the ET mode exhibited a poweradded efficiency (PAE) of 39.2%, an EVM of 4.8%, a gain of 19.0 dB, and an adjacent channel leakage power ratio of -30 dBc at an average output power of 22 dBm, while the stand-alone PA has a PAE of 8% lower at the same condition. The PA with APT mode has a PAE of 21.3%, which is an improvement of 13.4% from that of the stand-alone PA at an output power of 13 dBm.

• 한국전자통신학회논문지
• /
• 제10권1호
• /
• pp.13-20
• /
• 2015

종래의 LDMOS를 사용한 전력증폭기는 AB-급 및 도허티 방식으로 60MHz 대역폭의 협대역에서 55%의 효율을 보여주고 있으나, 기지국의 전력증폭 모듈의 RRH의 적용에 따라 100MHz이상의 대역확장과 60%이상의 고효율 전력증폭기를 요구하고 있으므로, 본 연구에서는 LDMOS FET를 이용한 J-급 전력증폭기를 설계하여 200MHz대역에서 60%이상의 고효율 특성을 나타내었다. 설계한 J-급 전력증폭기는 2차 고조파 부하가 순수한 리액턴스 성분만을 포함하고 작은 양호도 Q 값을 갖도록 출력단 정합회로를 최적화 시켰다. 측정결과 WCDMA 주파수 대역을 포함한 2.06~2.2GHz에서 연속파 신호를 입력하였을 때 62~70%의 전력 부가효율(PAE)의 특성을 갖는 10W급 J-급 전력증폭기를 구현하였다.

• 전자공학회논문지
• /
• 제51권9호
• /
• pp.41-45
• /
• 2014

본 논문에서는 입력전력에 따라 드레인 바이어스를 조절하여 낮은 입력 전력에서도 고효율 동작이 가능한 무선전력전송용 고효율 class-E 전력증폭기를 설계하였다. 고효율 동작이 가능한 class-E 전력증폭기에 적응형 바이어스 조절회로를 추가하여 낮은 입력 전력에서 드레인 바이어스를 조절함으로써 전체적인 효율의 향상을 얻을 수 있다. 제안된 적응형 class-E 전력증폭기는 효율의 향상을 위해 직렬 공진회로와 입, 출력 정합회로를 이용하여 구현하였으며, 입력전력에 따라 드레인 바이어스를 조절하기 위해 방향성 결합기, 전력 검출기, 연산 증폭기를 이용하여 적응형 바이어스 조절회로를 구성하였다. 따라서 전력증폭기의 최대출력과 전력효율은 13.56 MHz에서 41.83 dBm, 85.67 %이고, 0 dBm ~ 6 dBm의 낮은 입력 전력에서 고정형 바이어스보다 평균 8 %의 효율의 증가를 확인하였다.

• 대한전자공학회논문지TC
• /
• 제38권11호
• /
• pp.49-54
• /
• 2001

GaAs pHEMT와 도파관-마이크로스트립 변환구조를 이용하여 고출력, 고이득 특성을 갖는 Ka-band 하이브리드 전력증폭기 모듈을 개발하였다. 본 전력증폭기는 10 mil 두께의 duroid 기판을 이용한 마이크로스트립 라인과 도파관 마이크로스트립 변환구조로 이루어져 있다. 제작된 도파관-마이크로스트립 변환구조는 32 40 GHz 대역까지 약 1 dB의 삽입손실(back to back)을 보인다. 전력증폭기 모듈의 측정 결과, 36.1 - 37.1 GHz에서 1W 이상의 출력 전력, 23dB 이상의 전력 이득을 보이며 36.5GHz에서 31dBm의 출력전력, 24dB의 전력 이득, 15%의 PAE을 나타내었다.

• Journal of electromagnetic engineering and science
• /
• 제14권4호
• /
• pp.393-398
• /
• 2014

A highly efficient dual-mode linear CMOS stacked-FET power amplifier (PA) is implemented for 3G UMTS and 4G LTE handset applications. High efficiency is achieved at a backed-off output power ($P_{out}$) below 12 dBm by employing an active-bypass amplifier, which consumes very low quiescent current and has high load-impedance. The output paths between high- and low-power modes of the PA are effectively isolated by using a bypass switch, thus no RF performance degradation occurs at high-power mode operation. The fabricated 900 MHz CMOS PA using a silicon-on-insulator (SOI) CMOS process operates with an idle current of 5.5 mA and shows power-added efficiency (PAE) of 20.5%/43.5% at $P_{out}$ = 12.4 / 28.2 dBm while maintaining an adjacent channel leakage ratio (ACLR) better than -39 dBc, using the 3GPP uplink W-CDMA signal. The PA also exhibits PAE of 35.1% and $ACLR_{E-UTRA}$ of -33 dBc at $P_{out}$ = 26.5 dBm, using the 20 MHz bandwidth 16-QAM LTE signal.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2005년도 종합학술발표회 논문집 Vol.15 No.1
• /
• pp.81-86
• /
• 2005

In this paper, we present an efficiency extension of Doherty power amplifier using LDMOS FET devices with different peak output powers and an unequal power divider. The amplifier is designed by using a MRF21045 with P1 dB of 45 W as the main amplifier biased for Class-AB operation and a MRF21090 with P1 dB of 90 W as the peaking amplifier biased for Class-C operation. The input power is divided into a 1:1.5 power ratio between the main and peaking amplifier. The simulated results of the proposed Doherty amplifier shows an efficiency improvement of approximately 19 % in comparison to the class-AB amplifier at an output power of 42.5 dBm. The fabricated Doherty amplifier obtained a PAE of 33.68 % at 9 dB backed off from P1 dB of 51.5 dBm.