• 제목/요약/키워드: Halfband filters

검색결과 8건 처리시간 0.021초

소프트웨어 라디오 시스템을 위한 계산이 간단한 디지털 채널라이저의 설계

  • 오혁준;심우현;이용훈
    • 한국전자파학회지:전자파기술
    • /
    • 제10권3호
    • /
    • pp.2-17
    • /
    • 1999
  • 본 논문에서는 software radio 시스템의 핵심 부 분의 하나인 digital channelizer라고 불리우는 일종 의 programmable downconverter(PDC)를 간단하게 구현하는 방법을 제안한다. 제안하는 방법은 cas-caded integrator-comb(CIC) 여파기에 기초한 POC 를 효과적으로 설계하기 위해 새로운 보간된 2차 다항식 (Interpolated Second Order Polynomial. ISO OP)을 사용하는 것에 근간을 두고 있다. 이러한 ISOP는 매우 간단하면서도 미미하게 aliasing reR jection이 떨어지는 대신 통과대역 dr$\infty$p을 효과적 으로 감소시킨다는 장점을 가지고 있다. 뿐만 아니라 보통 CIC 여파기 다음에 위치 하는 halfband 여 파기를 효과적으로 간단히 만들 수 있도록 하여준 다 본 논문에서는 이러한 ISOP의 장점들을 이용 하여 ISOP여파기 이외에 기존의 halfband 여파기 를 대체할 수 있는 간단한 변형된 halfband 여파기(modified halfband filter. MHBF) 를 제 안한다. 결 국 PDC를 위해 제 안된 decimation 여 파기 는 CIC 여파기, ISOP, MHBF, 프로그램 가능한 FIR (prog grammable FIR. PFIR) 여파기들의 직렬 연결 구 조가 된다. 또한 본 논문에서는 이러한 직렬 연결 된 여러 가지 여파기들을 통시에 최적화하는 기법 을 제안한다. 설계 예제활 통하여 실제로 기존 방 법들보다 본 논문에서 제안하는 방법이 효과적임 을 보인다.

  • PDF

일반화된 라그랑지 다항식을 사용하는 FIR 하프밴드 필터 설계 (Design of FIR Halfband Filters using Generalized Lagrange Polynomial)

  • 봉정식;전준현
    • 전자공학회논문지
    • /
    • 제50권10호
    • /
    • pp.188-198
    • /
    • 2013
  • 일반적으로 최대평탄 하프밴드 필터들은 다른 필터들에 비해 넓은 주파수 영역을 가지고 있다. 이것은 필터의 주파수 응답을 직접적으로 제어하기 위한 필터 차수의 여분이 없이 단지 $z={\pm}1$에서 최대 가능한 제로 수를 갖도록 설계된 것으로 독립된 파라미터가 없기 때문이다. 본 논문에서는 천이 대역폭 직접 제어가 가능한 FIR 하프밴드 필터들의 설계를 위한 새로운 방법을 제안하였다. 제안된 방법은 필터의 0번째 계수인 $h_0$를 파라미터화한 일반화된 라그랑지 하프밴드 다항식(g-LHBP)을 기반하고 있으며, $h_0$를 제어함으로써 요구되는 주파수 응답을 갖는 필터를 설계하는 방식이다. 이때 $h_0$는 g-LHBP 재귀관계의 이론적 분석을 통하여 천이대역의 경사도 파라미터로 모델링하였다. 또한, 이 방식은 요구된 필터 특성(:천이대역의 경사도와 대역 평탄도 사이의 균형) 선택과 관련된 설계 파라미터들(:필터 계수들)의 직접적인 계산을 위한 명확한 공식을 제공한다. 설계 예시들은 제안된 방식이 최대평탄 하프밴드 필터들 보다 상대적으로 날카로운 천이대역 경사도를 가진 하프밴드 필터의 설계에 적합한 솔루션임을 보여준다.

소프트웨어 라디오 수신기의 구현을 위한 효율적인 Programmable Down Converter 설계 (An Efficient Design of Programmable Down Converter for Software Radio)

  • 곽승현;김재석
    • 대한전자공학회논문지SP
    • /
    • 제39권1호
    • /
    • pp.87-96
    • /
    • 2002
  • 본 논문에서는 소프트웨어 라디오 수신기의 programmable down converter(PDC) 구현을 위한 효율적인 데시메이션 필터 구조를 제안한다. 제안된 데시메이션 필터는 개선된 cascaded integrator-comb(CIC)필터, cascaded comb, modified halfband 필터 및 halfband 필터, 프로그램 가능한 FIR 필터로 이루어져 있다. 새롭게 제안된 구조는 보상필터를 사용하여 CIC 필터의 통과대역 주파수 감쇠를 보완하고 aliasing억제 능력을 높여, CIC 필터에서 더욱 많은 데시메이션을 담당하도록 설계되었다. 또한 CIC의 보상필터로 인해 cascaded comb 및 modified halfband 필터를 사용 가능토록 하였다. 이러한 구조는 곱셈기가 필요 없기 때문에 연산량을 줄일 수 있고, FIR 필터의 계수를 줄일 수 있다. 실제 구현에서는 기존의 해리스사의 하드웨어에 비해, 곱셈 연산시 연산자 개수는 약 20%, 연산량은 약 50%의 복잡도를 줄일 수 있었다.

4차 보간 필터를 사용한 데시메이션 필터의 통과대역/저지대역 특성 개선 (Passband Droop and Stopband Attenuation Improvement of Decimation Filters Using Interpolated Fourth-Order Polynomials)

  • 장영범;이원상;유현중
    • 한국통신학회논문지
    • /
    • 제29권6C호
    • /
    • pp.777-784
    • /
    • 2004
  • 이 논문에서는 CIC(Cascaded Integrator-Comb) 필터와 half band 필터를 직렬로 연결하여 사용하는 데시메이션 필터의 주파수 응답을 향상시키는 보간 필터를 제안한다. 기존의 방식들은 통과대역의 리플 특성만을 향상시키나, 이 논문에서는 통과대역의 특성과 저지대역의 감쇠특성을 동시에 향상시키는 IFOP(Interpolated Fourth-Order Polynomials) 필터를 제안한다. 설계 방법도 저지대역을 특성향상을 완료한 후에 통과대역 특성을 향상시키므로 최적화 프로그램을 사용하지 않고도 체계적으로 설계가 가능함을 보였다. 제안된 필터는 곱셈이 2개 필요한 구조이므로 부가적인 연산량이 적으며, 또한 선형위상의 특성을 갖고 있으므로 선형위상 특성을 그대로 유지할 수 있다. 예제들을 통하여 저지대역과 통과대역의 특성이 향상되는 양을 관찰하였으며, Verilog-HDL coding을 통하여 계수 양자화 영향도 분석하였다.

표본화 속도 변환기용 다단 FIR 필터의 설계방법 (A Design Method of Multistage FIR Filters for Sampling Rate Converters)

  • 백제인
    • 대한전자공학회논문지SP
    • /
    • 제47권1호
    • /
    • pp.150-158
    • /
    • 2010
  • 디지털 신호의 표본화 속도를 변환시키는 SRC(sample rate converter) 장치에는 필터가 필요하다. 속도 변환율이 높을수록 필터의 신호처리량이 증대되며, 필터의 구현이 복잡해진다. 그러므로 속도 변환율이 높은 경우에는 신호처리량이 적은 필터를 설계하는 것은 중요한 문제이다. 본 논문에서는 다단 FIR(finite impulse response) 필터를 효과적으로 설계하는 방법을 제시하였다. 다단 필터는 표본화 속도를 한 번에 변환하는 것이 아니라 여러 단 나누어서 변환하는 방식이다. 제시된 설계방식은, 속도 변환율의 인수분해 조합 모두에 대하여 조사하며, 필터의 복잡도 측정을 필터 차수의 추정식에 의존하지 않고 필터의 구현 결과를 바탕으로 한 점이 특징이다. 필터 설계 결과, 종래의 방식으로 설계된 것보다 곱셈연산량이 적음을 보였다. 또한 halfband 필터나 다중 차단대역 필터 등의 특성을 활용하면 곱셈연산량이 더욱 감소된 필터를 구성할 수 있음을 확인하였다.

A Behavioral Analysis of an Interpolation I]R Inter and Sigma Delta DAC for ADSL Applications

  • Kim, Sun-Hong;Son, Ju-Ho;Park, Seok-Woo;Kim, Dong-Yong;Yun, Chang-Hun
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 ITC-CSCC -1
    • /
    • pp.231-234
    • /
    • 2002
  • A transceiver for ADSL systems contains an interpolated combfilter, halfband filters, oversampling sigma delta modulator, a current steering DAC and an analog filler. The circuit complexity of the architecture makes it necessary to use behavioral models to determine the system features. For this reason, we need a specific behavioral simulation environment using the Matlab program. The Matlab is crucial for these circuits to be rapidly incorporated in larger systems, in particular in the context of mixed-signal-test schemes. Design trade-off among the blocks has also been discussed. The design methodology is based on behavioral design and CMOS process.

  • PDF

통과대역 및 전이영역 특성이 개선된 수중음파통신용 CIC 인터폴레이터 설계 (Design of CIC Interpolators with Improved Passband and Transition Region for Underwater Acousitc Communication)

  • 김선희
    • 한국산학기술학회논문지
    • /
    • 제19권1호
    • /
    • pp.660-665
    • /
    • 2018
  • 세계적으로 해양 자원 개발을 비롯하여 재난 방지 및 군사적 목적 등을 위하여 수중 환경 감시 및 제어를 가능하게 하는 수중 무선 통신망에 대한 연구가 활발히 진행되고 있다. 국내에서도 호서대학교를 중심으로 '분산형 수중 관측 제어망'에 대한 연구가 진행되고 있는데, 본 논문에서는 해당 제어망 중 수중기지제어국과 수중기지국 사이의 음파 통신을 위한 인터폴레이터(Interpolator)를 연구하였다. 수중 음파 통신망은 양방향 듀플렉스(duplex) 통신을 위하여 서로 다른 4개의 주파수 링크를 정의하고 있으며, 링크에 따라 100배 혹은 200배 샘플링 레이트를 변환해야 한다. 또, 수중은 전원 공급이 원활하지 않은 환경이므로 저전력 설계가 중요하다. 따라서 저전력 인터폴레이터인 CIC 인터폴레이터를 기본으로 하여 링크에 따라 샘플링 레이트를 선택할 수 있도록 설계하였다. 하지만 CIC 인터폴레이터는 통과 대역 감쇠(passband droop)가 크고, 전이영역(transition region)이 넓기 때문에 채널 간격이 비교적 좁은 음파 통신에서는 저주파 대역 필터로서의 조건을 만족하기 어렵다. 이러한 문제를 해결하기 위하여 본 논문에서는 통과 대역 감쇠를 보상하기 위한 보상 필터(compensator)와 전이 영역을 줄이기 위한 하프밴드 필터(halfband filter)를 추가하였다. Matlab을 이용하여 알고리즘을 검증한 후 Verilog-HDL로 하드웨어를 설계하고 Modelsim에서 시뮬레이션하여 동작을 검증하였다.

가변 CSD 계수를 이용한 저전력 디지털 필터의 설계 (Design of a Low Power Digital Filter Using Variable Canonic Signed Digit Coefficients)

  • 김영우;유재택;김수원
    • 대한전자공학회논문지SD
    • /
    • 제38권7호
    • /
    • pp.455-463
    • /
    • 2001
  • 본 논문에서는 많은 연산을 필요로 하는 디지털 필터의 저전력화를 위한 새로운 저전력 기법을 제안한다. 제안된 저전력 기법에서는 CSD (canonic signed digit)숫자의 유효 표현 범위를 결정하는 nonzero digit 와 ternary digit의 값에 따른 필터의 차단대역 특성 변화를 이용하여, 다단계의 필터 차단 대역 특성을 가지는 가변 CSD 계수를 얻고 이를 approximate processing 기법에 적용하였다. 제안된 저전력 필터 설계기법의 성능을 확인하기 위하여 4개의 필터 차단대역 특성을 사용하는 AC '97 과표본화 ADC용 decimation 필터의 설계에 적용하였다. Decimation필터 중 제안된 저전력 기법을 적용한 두 half-band 필터의 연산량은 제안된 기법을 적용하지 않은 경우에 비해 각각의 근사화 수준에서 단위 출력 샘플 당 63.5, 35.7, 13.9 %의 덧셈 연산만을 수행하여 필터의 출력을 얻을 수 있었다. Decimation 필터는 0.6㎛ CMOS SOG 라이브러리를 사용하여 제작·실험하였으며, 실험결과 입력 신호의 attenuation에 따라 전체 소모전력의 약 3.8 %에서 9 %의 소모전력이 감소되었음을 확인하였다. 제안된 가변 CSD 계수를 이용한 approximate processing 방식은 특히 음성 대역 및 오디오 대역의 신호처리와 과표본화 ADC/DAC의 decimation/interpolation과 같은 multirate 시스템에 적합하다.

  • PDF