

소프트웨어 라디오 시스템을 위한 계산이 간단한 디지털 채널라이저의 설계

오혁준 · 심우현 · 이용훈

한국과학기술원
전기 및 전자공학과

요 약

본 논문에서는 software radio 시스템의 핵심 부분의 하나인 digital channelizer라고 불리는 일종의 programmable downconverter(PDC)를 간단하게 구현하는 방법을 제안한다. 제안하는 방법은 cascaded integrator-comb(CIC) 여파기에 기초한 PDC를 효과적으로 설계하기 위해 새로운 보간된 2차 다항식(Interpolated Second Order Polynomial, ISOP)을 사용하는 것에 근간을 두고 있다. 이러한 ISOP는 매우 간단하면서도 미미하게 aliasing rejection이 떨어지는 대신 통과대역 droop을 효과적으로 감소시킨다는 장점을 가지고 있다. 뿐만 아니라 보통 CIC 여파기 다음에 위치하는 halfband 여파기를 효과적으로 간단히 만들 수 있도록 하여준다. 본 논문에서는 이러한 ISOP의 장점들을 이용하여 ISOP여파기 이외에 기존의 halfband 여파기를 대체할 수 있는 간단한 변형된 halfband 여파기(modified halfband filter, MHBF)를 제안한다. 결국 PDC를 위해 제안된 decimation 여파기는 CIC 여파기, ISOP, MHBF, 프로그램 가능한 FIR(programmable FIR, PFIR) 여파기들의 직렬 연결 구조가 된다. 또한 본 논문에서는 이러한 직렬 연결된 여러 가지 여파기들을 동시에 최적화하는 기법을 제안한다. 설계 예제를 통하여 실제로 기존 방법들보다 본 논문에서 제안하는 방법이 효과적임을 보인다.

Abstract

Interpolated second order polynomials(ISOP's) are proposed to design efficient cascaded integrator-comb(CIC)-based decimation filters for a programmable downconverter. It is shown that some simple ISOP's can effectively reduce the passband droop caused by CIC filtering with little degradation in aliasing attenuation. In addition, ISOP's are shown to be useful for simplifying halfband filters that usually follow CIC filtering. As a result, a modified half band filter(MHBF) is introduced which is simpler than conventional halfband filters. The proposed decimation filter for a programmable downconverter is a cascade of a CIC filter, an ISOP, MHBF's and a programmable finite impulse response(FIR) filter. A procedure for designing the decimation filter is developed. In particular, an optimization technique that simultaneously designs the ISOP and programmable FIR filters is presented. Design examples demonstrate that the proposed method leads to more efficient programmable downconverters than existing ones.


I. 서 론

Software radio 시스템이란 한마디로 하나의 지구, 또는 하나의 단말기에서 여러 가지 이동 통신 표준을 동시에 구현할 수 있도록 하는 기술이다. 이러한 software radio 시스템에 있어서 중요한 가치가 시스템의 표준안이 바뀔 때마다 그 표

준안의 규격에 맞는 채널의 신호를 뽑아내어 주는 digital channelizer라고 불리우는 일종의 PDC이다. 일반적으로 기저 대역에서 디지털 신호 처리를 시작하는 대부분의 무선 통신 시스템과는 달리, software radio를 채용한 시스템에서는 보통 중간 주파수(intermediate frequency, IF)에서 digital channelizer와 같은 디지털 신호 처리를 시작하는 것이 일반적이다. 이와 같이 IF단에서 digital channelizer를 이용하여 원하는 채널을 얻은 후에, 각각의 표준안에 맞는 프로그램을 탑재한 프로그램 가능한(programmable) DSP 칩을 기저대역에 함께 사용함으로써 software radio 시스템은 매우 융통성 있게, 효과적으로 다중 대역(multi-band), 다중 표준(multi-standard)의 여러 이동 통신을 하나의 시스템으로 지원할 수 있다^{[1]-[3]}. Software radio수신기의 IF 단 입력은 모든 채널을 다 포함하는 일반적으로 대역이 넓은 신호(wideband signal)이고, 이를 A/D 변환기를 통해 디지털 신호로 변환한다. 이렇게 우리가 digital channelizer를 사용하여 뽑아 내려는 신호는 결국 광대역 입력신호로부터 보통 협대역의 신호가 된다. 예를 들면, [그림 1]에서 software radio수신기의 IF단에 입력된 신호를 중심 주파수가 $f_c=37.5\text{MHz}$, 대역폭(BW)이 15MHz인 아날로그 신호라고 가정하면, 30 Msps(samples/sec)의 D/A 변환기를 거친 후에는 신호의 중심 주

파수가 증가적으로 7.5MHz가 된다. 이 신호는 디지털 혼합기(digital mixer)와 decimation 여파기로 구성된 PDC 즉 digital channelizer를 통과하게 된다. PDC는 이 신호를 기저대역으로 주파수를 변환하고, 제로 주파수(DC)를 중심으로 한 협대역 신호를 분리해 내고 궁극적으로 원하는 기저대역의 symbol rate로 decimation하여 programmable DSP 칩에서 처리할 수 있도록 하여준다.

Software radio 시스템에서는 PDC를 효과적으로 설계하는 것이 매우 중요하다. 왜냐하면, 보통 요구되는 PDC의 입력 표본화 주파수가 매우 높고, 통과 대역과 천이 대역이 극히 좁기 때문에 원하는 규격을 만족시키는 이러한 여파기를 설계하기 위하여는 매우 큰 차수의 복잡한 여파기가 필요하게 되며, 따라서 결국 구현을 불가능하게 만들기 때문이다. 예를 들어 다시 [그림 1]에서 만약 15MHz의 전체 대역 중 하나의 채널이 30kHz의 통과대역을 갖고, 표본화 주파수가 30 Msps라 하면, decimation 여파기의 통과 대역의 폭은 정규화 된 주파수로 1×10^{-3} 가 되며 천이대역이 통과 대역보다 일반적으로 좁음을 생각하면 요구되는 여파기의 차수가 얼마나 커야 하는지 짐작할 수 있을 것이다. 이러한 문제점을 해결하기 위하여 효과적인 decimation 여파기를 설계하는 가장 일반적인 방법이 Hogenauer^[4]에 의해 제안되었다. 그 방법은



[그림 1] PDC를 채용한 software radio 수신기

cascaded integrator-comb(CIC) decimation라는 간단한 구조의 여파기를 사용하는 것이다. CIC decimation 여파기는 구현이 간단하고, decimation에 의한 aliasing을 효과적으로 줄일 수 있다. 그러나 [5]에서 지적된 바와 같이 이 여파기는 우리가 관심 있는 채널의 통과 대역에 droop을 일으키는 경향이 있고, 넓은 천이영역 때문에 원하는 채널만을 완전히 분리해 내기 힘들다. 이러한 어려움 때문에 CIC 여파기는 보통 lowpass decimation 여파기와 직렬 연결하는데 다중 표준의 통신을 지원하기 위해 프로그램 가능한 FIR(programmable FIR, PFIR) 여파기를 이 단계에 사용한다^{[6],[7]}. 하지만 여기에 요구되는 PFIR 여파기의 복잡도가 너무 커서 이를 줄이기 위해 고정된 구조의 고정된 계수를 갖는 halfband decimation 여파기^[8]를 PFIR 여파기와 결합시켜 사용하기도 한다^{[9],[10]}. 이러한 접근 방법과는 반대로 CIC 다음 단계에 programmable 여파기를 사용하지 않으려는 시도가 Kwentus et. al.^[5]에 의해서 제안되었는데, 이 방법은 CIC 여파기를 sharpened CIC 여파기로 대체시킴으로써 CIC 여파기에 의한 통과대역의 droop을 상당히 감소시키고, 2번째 단계에 고정된 계수를 갖는 halfband 여파기만 사용하도록 했다. 이렇게 sharpened CIC 여파기를 사용함으로써 효과적으로 원하는 신호를 분리해 낼 수 있는 것처럼 보이지만 실제로는 그 이를 적용할 수 있는 응용 분야가 상당히 제한되게 된다. 예를 들면, 이 방식은 표준에 따라 모두 다른 통과대역폭, 다른 천이 대역폭, 다른 저지대역 attenuation등을 갖는 PDC가 필요한 software radio같은 다중 표준 통신방식에는 적용될 수 없다. 그것은 [5]의 halfband 여파기의 천이 대역폭이 한가지 값으로만 고정되어 있기 때문이다.

본 논문에서는 [5]에서 제시된 sharpened CIC 여파기를 유용하게 대체할 수 있는 CIC 여파기에 기초한 새로운 digital channelizer를 제안한다. 제

안된 digital channelizer는 CIC 여파기와 보간된 2차 다항식(interpolated second order polynomial, ISOP) 여파기가 직렬 연결된 구조에 기본적인 바탕을 두고 있다. ISOP는 원래 일반적인 FIR 디지털 여파기를 효과적으로 설계하는 목적으로 제안되었으나^[11] 그 자체적인 특성상 CIC 여파기의 통과대역의 droop을 상당히 줄일 수 있다는 장점을 갖고 있다. 또한 CIC 여파기 다음에 ISOP를 직렬로 사용함으로써 halfband 여파기와 PFIR 여파기와 같은 PDC의 둘째 단 여파기들을 매우 간단하게 설계할 수 있다. 실제로 몇 개의 이동 통신 표준에 대한 digital channelizer를 설계하여 본 논문에서 제안하는 ISOP를 사용한 PDC가 다중 표준 통신을 보다 쉽게 지원하고, 기존의 digital channelizer보다 훨씬 간단하게 구현될 수 있음을 보인다.


이 논문의 구성은 다음과 같다. II장에서는 ISOP를 소개하고, 그것의 특성에 대하여 논한다. III장에서는 ISOP와 CIC를 직렬로 채용한 PDC를 설계하는 방법을 기술한다. IV장에서는 현재 상용화된 이동 통신 표준들을 위한 PDC를 실제 설계하여 본 논문에서 제안하는 방법의 뛰어난 점을 보인다.

II. ISOP로 sharpening 된 CIC decimation filter

본 장에서는 CIC 여파기와 sharpened CIC 여파기에 대해 간략히 살펴보고, CIC 여파기에 이어서 사용할 ISOP의 특성과 그 설계방법에 대해서 알아본다.

2-1 CIC와 sharpened CIC 여파기

CIC 여파기는 [그림 2] (a)처럼 직렬 연결된 recursive running sum (RRS) 형태의 여파기와 그에 연결된 decimator로 구성되어 있다. 이러한 CIC



[그림 2] CIC decimation 여파기. (a) RRS 여파기 $H(z)$ 의 직접 구현, (b) RRS의 적분기와 comb 부분을 decimator로 분리한 형태.


여파기의 시스템 함수는 식 (1)과 같이 주어지는데,

$$H(z) = \left(\frac{1}{MR} \frac{1-z^{-MR}}{1-z^{-1}} \right)^L \quad (1)$$

여기서 M 은 decimation factor를 나타내는 양의 정수이고, R 은 차등 지연(differential delay)을 나타내는 양의 정수이다. $H(z)$ 의 분모와 분자는 각각 일반적으로 적분기와 comb 여파기로도 불린다. 이러한 CIC 여파기를 실제로 구현할 때는 적분기와 comb 여파기 사이에 [그림 2] (b)와 같이 decimator를 위치시킴으로써 shifting 연산을 줄여 효과적으로 간단하게 구현할 수 있도록 한다. $H(z)$ 의 주파수 응답은 식 (2)와 같이 써진다.

$$H(e^{j\omega}) = \left(\frac{1}{MR} \frac{1-e^{jMR\omega}}{1-e^{j\omega}} \right)^L \quad (2)$$

이 주파수 응답은 [그림 3]에서처럼 $f=1/MR$ 의 정수배 지점에서 null을 갖는다. 따라서 Decimation에 의해 기저대역으로 겹쳐 들어오게 되는 주파수 성분들이 $f=1/M$ 의 배수 지점에 있는 null을 중심으로 분포되어 있기 때문에 이들 null은 M 배 decimation에서 생기는 aliasing을 자연스럽게



[그림 3] $H(z)$ (CIC)의 주파수 응답. $H_s(z)=H_2(z)[(3-2H(z))]$ (sharpened CIC). $M=8, R=1, L=1$.

크게 감소시켜준다. 이때 가장 aliasing이 크게 나타나는 곳은 $f_{Al} = 1/M - f_c$ (f_c 는 통과 대역의 폭)의 낮은 쪽 edge이다.

Sharpened CIC 여파기^[5]는 [그림 2] (a)의 CIC 여파기의 $H(z)$ 를 sharpened 여파기 $H_s(z) = H_2(z)[3 - 2H(z)]$ 로 치환한 것으로 기존의 일반적인 CIC 여파기에 비해 약 네배 이상의 연산량을 필요로 한다. 만약 R 이 증가되면 통과대역에서의 sharpening 특성이 나빠지게 되고, 또한 그 구조적 특성상 구현이 가능하기 위해서는 그룹 지연을 정수로 만들어야 하므로 [5]에서는 L 이 짝수인 경우와 $R=1$ 인 경우만 고려되었다. 이 sharpening은 [그림 3]에서처럼 통과대역의 droop를 상당히 감소시키고, aliasing rejection을 개선시킨다. 하지만 $H_s(z)$ 는 위에서 언급하였듯이 L 이 짝수이어야 된다는 등의 사용상의 제약조건 뿐만 아니라 상대적으로 $H(z)$ 보다 상당히 복잡하다는 단점을 가지고 있다. 다음 절에서 우리는 sharpened CIC 여파기보다 더 간단하면서도 더 효과적인 IS-OP를 이용한 sharpening 기법을 소개한다.

2-2 ISOP를 이용한 CIC 여파기의 sharpening

ISOP의 시스템 함수 $P(z)$ 는 다음 식 (3)과 같이 정의된다.

$$P(z) = \frac{1}{|c+2|} (1 + cz^{-I} + z^{-2I}) \quad (3)$$

여기서 I 는 양의 정수이고, c 는 실수이다. 즉, $P(z)$ 는 다음과 같은 2차 다항식을 I 만큼 interpolation한 형태이다.

$$S(z) \frac{1}{|c+2|} |1 + cz^{-1} + z^{-2}| \quad (4)$$

이러한 2차 다항식은 다음과 같은 성질을 갖는데, 이러한 성질로 인하여 무척 간단하면서도 filter sharpening에 매우 유용한 특성을 갖게 된다.

ISOP의 성질: c 가 실수 값일 때, 다항식 $S(z)$ 의 진폭 응답은 다음과 같이 쓸 수 있다.

$$|S(e^{j\omega})| = \frac{1}{|c+2|} |c + 2\cos\omega| \quad (5)$$

그리고 이 진폭 응답은 $c < -2$ 일 때 $\omega \in [0, \pi]$ 에서 단조 증가한다. Scaling factor $1/|c+2|$ 때문에 DC 이득은 항상 1이고, 단조 증가하는 진폭 응답의 경사는 매개 변수 c 값에 따라 변하게 된다. ISOP의 filter sharpening 특성은 다음 식으로 주어지는 주파수 진폭 응답 성질에서 비롯된다.

$$|P(e^{j\omega})| = \frac{1}{|c+2|} |c + 2\cos I\omega| \quad (6)$$

위의 식에서 보듯이 진폭 응답은 $\omega \in [0, \pi/I]$ 구간에서 단조 증가하며 $2\pi/I$ 의 주기를 갖는다. 따라서 ISOP는 $\omega \in [0, \pi/I]$ 의 주파수 구간에서 단

조 감소하는 CIC 여파기의 통과대역의 droop를 효과적으로 보상할 수 있다. 통과대역의 droop를 적절히 보상하기 위해서는 ISOP의 단조 증가하는 주파수 구간을 가능하면 입력 대역폭 $2\pi f_c$ 보다 넓게 가까이 위치시키는 것이 필요하다. 즉, ISOP를 설계함에 있어서 다음 범위를 만족하는 interpolation factor I 만을 고려하면 충분하다.


$$1 \leq I \leq \left[\frac{1}{2f_c} \right] \quad (7)$$

만약 양의 정수 k 에 대해 $I = kM$ 이라 하면, ISOP의 진폭 응답의 최소값은 $f = 1/kM$ 의 배수 지점에서 일어난다. 이 경우, 매 k 번째 최소값이 생기는 위치는 aliasing을 일으키는 대역의 중심인 CIC filter의 null의 위치와 일치하게 되고, 따라서 CIC decimation filter의 aliasing 제거 특성은 ISOP filter를 거친 후에도 그대로 유지된다. $I = kM$ 일 때 식 (7)은 주어진 decimation factor M 에 대하여 다음과 같아진다.


$$1 \leq k \leq \left[\frac{1}{2Mf_c} \right] \quad (8)$$

[그림 4]는 몇 개의 k 값과 c 값에 대해 ($c < -2$) $|P(e^{j\omega})|$ 의 진폭 응답을 보여주고 있다. $|c|$ 가 감소할수록, 그리고 k 가 증가할수록 $|P(e^{j\omega})|$ 의 단조 증가 경사가 증가함을 볼 수 있다. 식 (6)에서 $|P(e^{j\omega})|$ 의 최대값과 최소값은 각각 $(|c|+2)/(|c|-2)$ 와 1임을 알 수 있다.

[그림 5]는 CIC와 ISOP를 직렬 연결한 것이다. 이러한 구조에서 사용하고자 하는 CIC 여파기의 차수나 개수 L 이 정해졌다면, 최적의 ISOP는 변형된 Parks-McClellan 방법^{[12],[13]}이나 선형 계획법^{[14],[15]} 등의 기존 방법으로 최적 설계할 수 있다. 특히 식 (8)을 만족하는 각각의 정수 k 에 대해 다



[그림 4] $c < -2$ 일 때 $P(z)$ 의 진폭 응답



[그림 5] ISOP와 직렬 연결된 CIC decimation 여파기

음의 선형계획법 문제를 품으로써 쉽게 최적의 (k, c) 을 구할 수 있다.

Minimize δ

Subject to $|H(e^{j\omega}) \cdot P(e^{j\omega})| < \delta$

for $0 \leq \omega \leq 2\pi f_c$ (9)

이때, $H(e^{j\omega})$ 와 $P(e^{j\omega})$ 는 각각 CIC 여파기와 ISOP의 주파수 응답이다. 주어진 $H(e^{j\omega})$ 에 대하여 δ 를 최소화하는 최적의 $P(e^{j\omega})$ 는 간단하게 얻을 수 있는데, 이를 각각의 k 에 대하여 풀 후, 최소의 δ 를 만드는 (k, c) 쌍을 선택하면 최적의 쌍이 얻어진다.

제안된 ISOP를 이용한 새로운 sharpened CIC 여파기의 성능 특성을 알아보기 위해, 이 여파기를 몇 개의 L, R , 그리고 f_c 에 대해 설계하고 CIC

와 sharpened CIC filter와 비교하여 보았다. <표 1>에서 보듯이 L 과 R 이 증가함에 따라 모든 세가지 여파기의 aliasing 감쇄는 개선되나 통과대역의 droop은 증가됨을 알 수 있다. ISOP를 이용한 sharpened CIC나 기존의 sharpened CIC 모두 어느 정도 aliasing rejection을 희생하는 대신 CIC filtering에 의한 통과대역의 droop을 보상 하는데, 두 방식 중에서 새로 제안한 방법이 sharpened CIC 여파기보다 나은 성능을 나타냄을 알 수 있다. 예를 들어 $L = 6, R = 1$ 인 ISOP와 직렬 연결된 CIC 여파기와 $L = 2, R = 1$ 인 sharpened CIC 여파기를 비교해 보자. 이 두 여파기는 같은 개수의 RRS 여파기를 사용하고 있고, 각각의 계산량은 거의 동일하다. <표 1>에서 보듯이 직렬 연결된 새로운 여파기가 sharpened CIC 여파기보다 통과대역의 droop, aliasing rejection을 감소시키는데 있어 성능이 좋음을 알 수 있다. 즉 sharpened CIC decimation 여파기를 이 보다 더 좋은 성능을 갖는 CIC 여파기와 ISOP를 직렬로 연결한 매우 간단한 구조로 대체할 수 있다.

2-3 ISOP의 sharpening 특성을 이용한 간단한 변형된 Halfband 여파기

서론에서 언급되었듯이, CIC decimation 여파기 다음에는 보통 고정된 계수를 갖는 halfband 여파기가 이어진다. 그리고 halfband filter는 진폭 응답이 $f = 0.25$ 에 대하여 대칭인데, ISOP를 사용하는 경우, 우리는 ISOP의 sharpening 특성을 이용하여 halfband 여파기의 대칭 조건을 완화시킬 수 있다. 예를 들면, 다음과 같은 특성을 갖는 저주파 통과 여파기를 halfband 여파기 대신 사용할 수 있다.

통과대역: $f \in [0, f_p]$

저지대역: $f \in [0.5 - f_p, 0.5]$

〈표 1〉 Cascade, CIC, sharpened CIC 여파기 간의 통과대역의 droop, aliasing attenuation

Filter With M=8		$f_c=1/8M$		$f_c=1/4M$	
		Passband droop (dB)	Aliasing attenuation (dB)	Passband droop (dB)	Aliasing attenuation (dB)
Cascaded	$L=4, R=1$	0.0248	66.96	0.41	38.14
	$L=4, R=2$	0.26	67.70	4.53	42.25
	$L=6, R=1$	0.046	100.45	0.754	57.33
	$L=6, R=2$	0.535	100.94	8.78	65.36
CIC	$L=4, R=1$	0.88	67.82	3.59	41.32
	$L=4, R=2$	3.64	70.58	15.64	53.36
	$L=6, R=1$	1.33	101.73	5.39	61.97
	$L=6, R=2$	5.45	105.86	23.45	80.04
Sharpened CIC	$L=2, R=1$	0.062	58.40	0.84	32.33
	$L=4, R=1$	0.231	126.10	2.692	73.14

Ripple : δ_1 는 통과대역, δ_2 는 저지대역.


$$\delta_1 \gg \delta_2$$

조건 : 진폭 응답은 통과 대역에서 단조 감소

(10)

이러한 저주파 통과 여파기를 변형된(modified) halfband filter(MHBF)라고 부르기로 한다. 이 여파기는 [그림 6]과 같이 진폭 응답이 비대칭이며 진폭 응답이 통과대역에서 단조 감소하므로, 통과대역 ripple δ_1 은 ISOP 여파에 의해 보상될 통과대역의 droop이 된다. 이렇게 통과대역에서의 주파수 진폭 특성이 단조 감소할 경우 일반적으로 통과대역의 ripple을 보상하기 위하여 필요한 추가적인 고차의 여파기가 필요없으므로 계산량이 적은 간단한 여파기로도 설계가 가능하게 된다. 이러한 단조 감소하는 주파수 응답 $A(e^{j\omega})$ 를 갖는 MH-BF는 다음과 같이 최적 설계할 수 있다.

Minimize δ_1



[그림 6] Halfband 여파기와 modified halfband 여파기 (MHBF)의 진폭 응답

Subject to $|A(e^{j\omega})| < \delta_1$ (in stopband)

$|A(e^{j\omega})|$ is monotonic (in passband)

(11)


이 최적화 문제는 선형 계획법으로 간단하게 풀 수 있다. MHBF가 CIC와 ISOP를 직렬 연결시킨 다음에 사용될 때, ISOP는 그 고유의 특성에 의한

여 CIC 여파기에 대한 것처럼 MHBF의 통과대역의 droop도 역시 보상할 수 있다. ISOP는 식 (9)의 방법으로 설계되는데 자세한 설계 방법은 전체 PDC 설계를 다루는 다음 장에서 다시 설명하기로 하겠다. 또한 III장에서는 MHBF를 구현하는 것이 대부분의 계수가 0이 아니어도 기존의 halfband 여파기보다 상당히 간단하다는 것을 보인다(기존의 halfband 여파기에서는 계수의 절반 정도가 0이었다).


III. 전체 Decimation 여파기 설계

[그림 7]은 본 논문에서 제안하는 CIC와 ISOP를 직렬 연결한 전체 decimation 여파기의 구조이다. ISOP 다음 단의 여파기들은 다단으로 구성된 halfband decimation 여파기^[8] PFIR 여파기와 interpolation 여파기이다(ISOP 이후의 이러한 구조는 [9]에서 제안되었다). [그림 8]에 보인 다단 decimator로 구성되어 있다. 이 블록에서의 MHBF들은 고정된 계수를 갖고 있고, 특히 canonical

halfband decimation 여파기는 MHBF와 2:1 designed digit(CSD) 계수 설계^{[15],[16]} 등의 기법을 통해 곱셈이 없는 구현이 가능하다. MHBF 다음 단의 PFIR 여파기는 프로그래밍이 가능하도록 되어 있어 다중 표준 통신 응용 분야에 적용 가능하도록 유연성을 제공한다. 이 PFIR 여파기의 구현은 종종 복잡해 지는데, 그 이유는 요구되는 specification을 만족시키기 위하여는 긴 임펄스 응답이 요구되기 때문이다. 이를 완화하기 위하여 CSD 계수 등의 방법을 생각할 수 있으나 프로그래밍이 가능하게 하기 위하여 곱셈이 없는 구현은 권장되고 있지 않기 때문에 이러한 방법은 응용할 수 없다. 그러므로, 보통 PFIR 여파기의 입력 주파수를 가능한 한 낮추어서 천이 대역폭을 최대한 넓힌 후, PFIR를 설계하는 것이 계산량을 줄이기 위한 바람직한 방법이다. 보통 선택 사항인 마지막 단의 보간 여파기는 출력 표본화 rate를 기저대역의 원하는 rate가 되도록 조정하는데 사용되는 것으로써 여러 가지 형태의 알고리즘을 사용할 수 있다. 이



[그림 7] 프로그램 가능한 decimation 여파기의 구조. (F_s 는 입력 표본화 주파수, m 은 halfband 단의 수)



[그림 8] 다단 halfband decimation 여파기. (단의 수는 0에서 3사이의 값이고 각 단의 decimator는 선택적이다.)

제 본 논문에서는 이들 각각의 여파기 블록들을 최적 설계하는 방법에 대해 논의한다.

3-1 다단 halfband decimation 여파기 설계

전체 사용 가능한 MHBF의 개수를 J 라 하면 이들 여파기들은 $f_{p_1} < f_{p_2} < \dots < f_{p_J}$ (f_{p_0} 는 i 번째 MHBF의 대역폭) 순으로 정렬되어 있다. 주어진 이동통신 표준에 따라 각각의 경우에 따른 다단계 decimator 설계가 달라지는데, 각각의 규격에 따라 CIC 여파기의 출력의 대역폭 Mf_c 가 결정되고 이에 따라 J 개의 MHBF 중에서 다음과 같은 조건을 만족하는 m 개만 사용된다. 이때 선택된 MHBF의 색인을 $s(i)$ 라 하고 ($1 \leq i \leq m, s(i) \in \{1, 2, \dots, J\}$, $s(1) < s(2) < \dots < s(m)$)라 가정하면 선택된 MHBF들의 대역폭 f 는 다음을 만족해야 한다.

$$f_{p_{s(i)}} > 2^{i-1} Mf_c \text{ for all } 1 \leq i \leq m \quad (12)$$

왜냐하면, 처음으로 선택된 MHBF는 대역폭 Mf_c 인 입력신호를 통과시켜야 하므로 $f_{p_{s(1)}} > Mf_c$ 이어야 하며, 그 다음 2:1 decimation을 해준 후 두번째로 선택된 MHBF의 입력 신호의 대역폭은 $2Mf_c$ 가 되고, 따라서 여파기의 대역폭 $f_{p_{s(2)}}$ 은 $2Mf_c$ 보다 커야 한다. 나머지에 대해서도 같은 방법으로 증명된다. 이러한 다단 halfband decimation에 의해 이루어지는 decimation ratio는 2^m 이다. 이때 이러한 다단 halfband decimation에 포함되지 않은 MHBF가 남게 되는데 본 논문에서는 이를 prefilter로 이용하여 PFIR 여파기의 복잡도를 줄이는데 사용하는 방법을 제안한다. 선택되지 않은 MHBF중 대역폭이 마지막 MHBF단 보다 크면서 decimation에 선택되지 않은 MHBF는 2:1 decimator를 제거한 형태로 PFIR 전단에서 prefilter의 역할을 할 수 있는 것이다. 예를 들어, [그림 8]

에서 우리는 MHBF1과 MHBF2를 2:1 decimator와 같이 사용하고 ($m=2$), MHBF3를 decimator 없이 prefilter로 사용할 수 있다.

3-2 Decimation factor M 과 2^m 의 결정

주어진 이동 통신 표준에 대해 요구되는 decimation ratio D 가 주어졌을 때, $D=2^m M$ 을 만족하도록 하는 적합한 m 과 M 을 정하여 CIC 여파기의 변수들과 필요한 MHBF단의 개수를 결정하는 과정이 필요하다 ($D < F_s/2f_c$). 이러한 변수 m , M 을 결정하는 순서는 일단 식 (12)를 만족하는 사용 가능한 최대의 MHBF단의 개수 m_{\max} 를 결정한 후에, $m \in \{m \mid 0 \leq m \leq m_{\max}\}$ 을 만족하는 각각의 m 과 그에 대응하여 식 (12)를 만족하는 M 값에 대하여 각각 전체 PDC를 설계하고, 그렇게 설계된 PDC들 중에서 가장 최소의 복잡도를 갖는 (m, M) 쌍을 최적의 쌍으로 택한다. 만약 요구되는 decimation factor D 가 홀수인 경우, m 이 0이 되어 MHBF단을 사용함으로써 얻는 이득을 얻을 수 없게 된다. 이 경우 입력 신호를 2^n 배 upsampling하여 decimation factor를 D 대신 $2^n D$ 로 바꾸어 고려하면 MHBF를 사용할 수 있다. 그후에 PFIR 여파 다음에 위치하는 interpolator를 사용하여 추가로 행해준 2^n :1 decimation을 보상할 수 있다.

3-3 CIC 여파기 설계

위에서 구한 CIC 여파기의 decimation ratio M 에 대해 요구되는 aliasing attenuation을 만족하도록 차등 지연 R 과 RRS 단의 수 L 을 결정한다. [4]에서의 CIC 여파기 설계와는 달리, CIC 여파에서의 통과대역의 droop은 고려해 줄 필요가 없다. 왜냐하면 대부분의 통과대역의 droop은 ISOP 여파

에 의해 보상되기 때문이다.

3-4 ISOP와 PFIR 여파기의 동시 설계

CIC 여파기와 다단 halfband decimation 여파기의 설계를 마친 후, ISOP와 PFIR 여파기는 전체 PDC의 주어진 특성을 만족하도록 동시에 최적 설계 한다. 이들 여파기를 설계하는 절차는 식 (9)에서 ISOP를 설계하던 문제를 확장함으로써 얻을 수 있다. 편의를 위해서 전체 여파기가 CIC 여파기에 입력되는 신호의 표본화 주파수 F_s 로 정규화 되어 있다고 가정하고, $G(e^{j\omega})$ 를 CIC 여파기와 다단 halfband decimation 여파기를 직렬 연결한 것의 주파수 응답 $H_d(e^{j\omega})$ 를 우리가 설계하려는 전체 decimation filter의 원하는 주파수 응답이라고 하자. $G(e^{j\omega})$ 를 계산함에 있어서 관련된 decimation factor는 신중하게 고려되어야 한다. 예를 들어 선택된 MHBF의 단수가 3이라 하면 ($m = 3$), $G(e^{j\omega})$ 는 다음과 같이 표현된다.

$$G(e^{j\omega}) = H(e^{j\omega})A_{s(1)}(e^{jM\omega})A_{s(2)}(e^{j2M\omega})A_{s(3)}(e^{j4M\omega}) \quad (13)$$

위 식에서 우변의 첫 항은 식 (2)에서의 CIC 여파기의 주파수 응답이고, $A_{s(i)}(e^{j2^{i-1}M\omega})$ 는 decimation ratio가 $2^i M$ 인 i 번째로 선택된 MHBF의 주파수 응답이다. PFIR 여파기 $F(z)$ 의 주파수 응답은 Decimation factor를 고려할 때 $F(e^{j2^m M\omega})$ 의 형식으로 쓰여져야 한다. 그러면, 결국은 전체 PDC 여파기의 복잡도를 최소화하는 설계 목적은 원하는 특성을 만족시키면서 PFIR 여파기의 복잡도를 최소화하는 것이 된다. 이를 위하여 본 논문에서는 다음과 같은 최적화 모델을 제안한다.

Minimize PFIR 여파의 탭수

Subject to

$$|G(e^{j\omega})P(e^{j\omega})F(e^{j2^m M\omega}) - H_d(e^{j\omega})| < \delta_p \quad (\text{통과대역})$$

$$|G(e^{j\omega})P(e^{j\omega})F(e^{j2^m M\omega})| < \delta_s \quad (\text{저지대역}) \quad (14)$$

여기서 δ_p 와 δ_s 는 각각 통과대역, 저지대역 리플이고, $P(e^{j\omega})$ 는 식 (6)의 ISOP의 주파수 응답이며, $H_d(e^{j\omega})$ 는 저지 대역에서 0을 갖는다고 가정한다. 또한 통과대역은 $f \in \{0, f_c\}$ 로 주어진다. (f_c 는 신호의 대역폭이다. [그림 3] 참조) (14)의 최적화 문제는 일단 $G(e^{j\omega})$, c , k 가 주어지면 선형 계획법을 이용하여 풀 수 있다. 하지만 $G(e^{j\omega})$ 는 주어지지 않지만, ISOP의 매개변수인 k 와 c 가 주어지지 않으므로 선형계획법을 이용하여 최적 설계를 하기 위하여는 일단 k 와 c 의 적당한 값을 찾아야만 한다. k 와 c 의 적당한 값을 찾기 위해 우리는 몇 가지 exhaustive search 방법을 제안한다. 제안하는 방법은 모든 가능한 (k, c) 값을 고려하고, 각각의 (k, c)쌍에 대해 (14)의 최적화 문제를 선형 계획법을 사용해서 풀고, 최적해를 얻게 하는 (k, c) 값을 선택하는 것으로서 일종의 진화 연산 방법이라고 할 수 있다. 이것으로 digital channelizer의 설계가 모두 마무리된다. 이때 식 (14)와 같은 최적화 문제를 푸는데 있어서 II장에서의 2절에서와 같이 (8)에 주어진 범위의 모든 양의 정수 k 를 고려하는 것은 어려운 일이 아니지만 실수 값 c 를 검색하는 것은 매우 어려운 일이다. 하지만 실제로 모든 c 의 값을 고려할 필요 없이 다음과 같은 유용한 검색 범위만을 고려하면 되므로 큰 무리가 없으며 이러한 범위하에서 진화 연산의 일종인 genetic 알고리즘 등을 고려할 수도 있다.

$$c_0 < c < -2 \quad (15)$$

c_0 는 식 (9)에서의 ISOP 설계 문제를 폼으로써 얻어진 최적 c 값이다. 이렇게 범위가 주어지는 이유는 II장에서 설명된 바와 같이 ISOP는 CIC 여파기에 의한 통과대역의 droop 뿐만 아니라 MHBF에 의해 추가로 생긴 통과대역의 droop도 보상해야 하므로 더 커진 통과대역의 droop를 보상하기 위하여는 통과대역에서의 진폭 응답의 경사가 더 크도록 c 의 값을 설계하여야 한다. 따라서, II장의 2절에서 보듯이 $|c|$ 의 값이 감소함에 따라 $|P(e^{j\omega})|$ 의 경사가 증가하는 경향을 보이므로 결국에는 가장 경사가 큰 -2 까지의 값을 c 는 가질 수 있으므로 식 (15)와 같은 성질을 만족하여야 한다. 다음 장에서 실제 설계 예제를 통하여 ISOP와 PFIR 여파기를 최적 설계하는데 필요한 시간이 실제 응용분야에 있어 그리 크지 않음을 보인다.

IV. 설계 예제

본 장에서는 제안된 decimation filter의 효율성을 보이기 위하여 실제 상용화되어 있는 시스템에 대한 설계 예제 두개를 보인다. 첫번째 예제는, [9]에서 고려된 PDC로써 GSM에 응용 가능한 예제이며, 두번째 예제는 IS-95 이동 통신 시스템^[17]에 적합한 PDC로써 이에 요구되는 특성을 명시하고, IS-95 시스템을 위한 decimation 여파기를 설계하였다. 또한 다중 표준 통신을 위해 입력 표본화 주파수 F_s 는 정수값 decimation factor D 를 유지하기 위해 조정이 가능하다고 가정하였다(이것이 불가능하다면, [18]에 있는 것과 같은 표본화 주파수 변환기가 필요하다). 그리고 제안된 구조를 현재 가장 뛰어나다는 평가를 받고 있는 Harris의 PDC^[9]와 비교한다. [9]는 $R=1$ 인 CIC 여파기 5개, halfband 여파기 5개, 그리고 PFIR 여파기로 구성되어 있다. 비교 대상에서 [5]의 구조를 제외시킨 이유는 앞에서 언급하였듯이 이것의 천이대

역폭이 요구되는 천이대역폭보다 넓어서 특성을 만족시키도록 설계하는 것이 불가능하기 때문이다. 그리고 제안하는 방법 역시 5개의 halfband 여파기에 상응되는 5개의 MHBF를 사용하였다 ($J=5$). 이것들은 9-bit의 2개의 power-of-two 항의 합이나 차로 나타나는 CSD(canonical signed digit) 계수를 갖는다. 이들 MHBF는 $f_p \in \{0.05, 0.075, 0.1, 0.125, 0.15\}$, $\delta_2 = 0.00001$ (식 (10) 참조)가 되게 각각 설계되었으며 각각의 저지대역 attenuation은 모두 100 dB 이상을 갖는다. 이들 여파기의 진폭 응답과 계수 값은 [그림 9]와 <표 2>에 나타내었다. 따라서 이러한 MHBF를 전용 하드웨어에 구현하는 것은 매우 간단하다. 예를 들어 <표 2>의 5개 중 제일 복잡한 MHBF5에는 19개의 덧셈 연산과 13개의 shifting 연산만을 필요로 한다. 이것의 하드웨어 복잡도는 대체로 불과 몇 개의 곱셈기에 지나지 않는다.

[예제 1] [9]에서 제시한 GSM용 digital channelizer의 요구 규격은 다음과 같다.

$$\begin{aligned} \text{표본화율} : F_s &= 39 \text{ Msps} \\ \text{통과 대역 경계} : &\text{반송파로부터 } 90 \text{ kHz} \\ \text{저지 대역 경계} : &\text{반송파로부터 } 115 \text{ kHz} \\ \text{필요한 decimation ratio} : D &= 72 \end{aligned} \quad (16)$$

정규화된 주파수로 이들은 각각 다음에 해당한다.


$$\begin{aligned} \text{통과대역} : f &\in [0, 0.0023] \\ \text{저지대역} : f &\in [0.0029, 0.5] \end{aligned} \quad (17)$$

[9]에서 설계된 decimation 여파기는 $M=18$, $L=5$, $R=1$ 인 CIC 여파기와 2개의 halfband 여파기 ($m=2$), 그리고 선형 위상을 갖는 type II의 90 top PFIR 여파기로 구성되어 있다.

이 decimation 여파기로 얻을 수 있는 통과대역

〈표 2〉 MHBF를 위한 Power-of-2 계수들

MHBF1	$2^{-1}[2^{-2} + (2^{-1} - 2^{-7})z^{-1} + 2^{-2}z^{-2}][2^{-2} + 2^{-5} + (2^{-1} + 2^{-7})z^{-1} + (2^{-2} + 2^{-6})z^{-2}] [1 + z^{-1}]$
MHBF2	$[2^{-2} + 2^{-4} + (2^{-1} + 2^{-4})z^{-1} + (2^{-2} + 2^{-4})z^{-2}][2^{-2} + 2^{-6} + (2^{-1} + 2^{-5})z^{-1} + (2^{-2} + 2^{-6})z^{-2}]$ $[2^{-2} + 2^{-7} + (2^{-1} + 2^{-7})z^{-1} + (2^{-2} + 2^{-7})z^{-2}]$
MHBF3	$[2^{-2} + (2^{-1} - 2^{-5})z^{-1} + 2^{-2}z^{-2}][2^{-2} + 2^{-4} + (2^{-1} + 2^{-6})z^{-1} + (2^{-2} + 2^{-4})z^{-2}]$ $[2^{-2} + 2^{-5} + 2^{-1}z^{-1} + (2^{-2} + 2^{-5})z^{-2}][1 + z^{-1}][2^{-4} - 2^{-1}z^{-2} + 2^{-4}z^{-4}]$
MHBF4	$2^{-2}[2^{-1} - 2^{-4} + (2^{-1} + 2^{-3})z^{-1} + (2^{-1} - 2^{-4})z^{-2}][2^{-2} + 2^{-4} + (2^{-1} + 2^{-7})z^{-1} + (2^{-2} + 2^{-4})z^{-2}]$ $[2^{-2} + 2^{-5} + 2^{-1}z^{-1} + (2^{-2} + 2^{-5})z^{-2}][1 + z^{-1}] 2[2^{-3} - (2^{-1} + 2^{-2})z^{-2} + 2^{-3}z^{-4}]$
MHBF5	$2^{-3}[2^{-1} + 2^{-3} + (2^{-1} + 2^{-2})z^{-1} + (2^{-1} + 2^{-3})z^{-2}][2^{-2} + (2^{-2} + 2^{-3})z^{-1} + 2^{-2}z^{-2}][1 + z^{-1}]^5$ $[2^{-2} + 2^{-5} - (2^{-1} + 2^{-2})z^{-1} + (2^{-2} + 2^{-5})z^{-2}]$



[그림 9] 5개의 MHBF의 진폭 응답

리플과 저지대역 감쇄는 다음과 같다.

$$\begin{aligned} \text{통과대역 리플} &: 0.18 \text{ dB} \\ \text{저지대역 감쇄} &: 108 \text{ dB} \end{aligned} \quad (18)$$

이제 제안된 구조를 이용하여 3장에 나타난 과정에 따라 식 (16), (17), (18) 규격을 만족하는 decimation 여파기를 설계하도록 하겠다.

4-1 다단 halfband decimation 여파기 설계

$D=72=2^3 \times 9$ 이므로 최대 사용 가능한 half band 단의 수 $m_{\max} = 3$ 이며 따라서 식 (12)을 만족하는 총 4개의 가능한 (m, M) 쌍이 존재한다. 이 중에서 쌍이 전체 PDC의 복잡도를 가장 최소화하므로 halfband decimation을 3단 사용한다. 이들 중에서 MHBF5를 prefilter로 사용하고, MHBF1, MHBF2, MHBF4를 선택하여 3단 halfband decimation 여파기를 구성한다 ($m=3$). 이것은 MHBF5가 다른 것들보다 더 넓은 저지대역을 갖고, MHBF1, MHBF2, MHBF4가 120 dB의 저지대역 감쇄를 나타내면서도 가장 최소의 통과대역의 droop를 일으키기 때문이다.

4-2 CIC 여파기 설계


위에서 $D=72$, $m=3$ 이므로 CIC decimation factor M 은 9이다. $M=9$ 에 대하여 108 dB 이상의 aliasing rejection을 갖도록 $L=4$, $R=1$ 로 놓는다. 이들 변수 값을 사용하는 CIC 여파기는 133.3 dB의 aliasing 감쇄를 제공한다.

4-3 ISOP와 PFIR 여파기 설계

위에서 결정된 CIC여파기와 다단의 MHBF에

대하여 식 (14)를 [19]의 범용 선형 계획법 프로그램을 사용하여 Pentium 200 MHz PC 위에서 설계하였다. 소요된 총시간은 2시간 미만이었다. 최적화된 ISOP 매개변수는 $(k, c) = (19, -2.4481)$ 이고 69탭의 type I의 선형 위상을 갖는 PFIR 여파기가 얻어졌다.

[그림 10]은 제안된 방법 및 HSP50214의 방식으로 설계된 전체 decimation 여파기의 진폭 응답을 비교하여 나타낸 것이다. 전체 여파기를 구현하는데 필요한 계산의 복잡도를 <표 3>에 비교하였다. 제안된 구조는 15개의 덧셈 연산과 15개의 shifting 연산을 더 사용하여 21개의 곱셈 연산을 줄였다.



[그림 10] 예제 1에서 설계한 downconverter의 진폭 응답

[예제 2] IS-95시스템에 대하여 IF단의 표본화 주파수를 $F_s = 49,152$ Msps로 놓으면 chip rate 1.2288 M chips/sec.의 40배이다. PFIR 여파기의 요구되는 output rate를 chip rate의 두배라 가정하고 $D=20$ 으로 하기로 하자. 전체 PDC의 요구되는 통과대역과 저지대역 특성은 현재 상용으로 나와있는 IS-95 시스템을 위한 아날로그 소자인 SAW 여파기의 특성을 기반으로 하여 정하였다. 이 SAW 여파기는 다음과 같은 특성을 갖는다^[20].

- 통과대역 경계: 반송파로부터 630 kHz
 - 통과대역 리플: 0.7 dB
 - 저지대역: 반송파로부터 750 kHz 지점에서 35 dB 감쇄
 - 반송파로부터 900 kHz 지점에서 50 dB 감쇄
- (19)

이에 대하여 정규화 주파수로 나타낸 본 논문에서 고려하는 특성은 다음과 같다.

- 통과대역 : $f \in [0, 0.0128]$
 - 저지대역 : $f \in [0.0153, 0.5]$
 - 통과대역 리플 : 0.2 dB
 - 저지대역 리플 : 80 dB
- (20)

여기서 0.0128과 0.0153은 각각 630 kHz, 750 kHz에 해당하며 식 (20)의 특성은 식 (19)의 것에 비해 상당히 강한 특성이다. 본 논문에서는 식 (20)의

<표 3> 전체 Decimation 여파기의 계산량 복잡도 비교

	예제 1		예제 2		예제 2 ($\delta_s = 100$ dB)	
	HSP50214 architecture	Proposed architecture	HSP50214 architecture	Proposed architecture	HSP50214 architecture	Proposed architecture
Multiplication	57	36	40	23	85	34
Addition	119	134	86	96	176	124
Delays	135	150	96	92	184	117

특성하에서 제안된 구조의 여파기와 HSP50214에 기초한 여파기를 각각 설계하여 비교하였다. 이들 여파기를 설계하는 과정은 다음과 같다.

4-4 제안된 여파기 설계


$D=20=2^2 \times 5$ 이므로 $m_{\max}=2$ 이다. 가능한 3개의 (m, M) 쌍 중에서 $(1, 10)$ 의 쌍이 가장 간단한 PDC를 가능케 하였다. 다섯 개의 MHBF 중에서 다시 MHBF5를 prefilter로 사용하고 식 (12)에 부합되는 MHBF4를 한단의 halfband decimation 여파기로 선택하였으며 CIC 여파기는 $L=5, R=1$ 를 선택하여 83.9 dB의 aliasing attenuation을 얻도록 하였다. 마지막으로 식 (14)의 최적화 문제를 [예제 1]과 같은 동일한 환경에서 풀었으며 이 경우 약 1시간이 소요되어 최적의 (k, c) 값 $(4, -2.1516)$ 을 얻었다. 얻어진 최적의 PFIR 여파기는 50탭의 type II 여파기이다.

4-5 HSP50214에 기초한 설계

5개의 halfband 여파기중 $m=1$ 에 대해 식 (12)를 만족하는 5번째 halfband 여파기를 선택하였으며 $M=10, L=5, R=1$ 로 놓았다. 식 (14)와 유사한 최적화 문제를 풀어 65탭의 type I PFIR를 얻었다.

[그림 11]은 두개의 전체 decimation 여파기의 진폭 응답을 비교한 것이다. 계산 복잡도를 비교한 <표 3>에서 우리는 제안된 여파기가 10개의 덧셈 연산을 더 필요로 하는 대신 14개의 곱셈 연산과 4개의 shifting 연산을 줄였음을 알 수 있다.

좀 더 명확한 비교를 위하여 본 논문에서는 예제 2의 specification 중 저지대역 attenuation을 100 dB 이상으로 더욱 강화시켜 IS-95용 digital channelizer를 설계하였다. <표 3>에서 괄호 안에 제시되어 있는 숫자들은 이러한 100 dB로 바뀐 새



[그림 11] IS-95 시스템을 위해 설계한 downconverter의 진폭 응답

로운 specification 하에서 설계된 결과를 나타내고 있다. 표에서 보는 바와 같이 새로 제안된 방법은 무려 51개의 곱셈 연산, 52개의 덧셈 연산, 그리고 67개의 shifting 연산을 줄였음을 볼 수 있다.

V. 결 론

본 논문에서는 CIC 여파기에 기초한 digital channelizer에 ISOP 여파기를 채용하여 기존의 방법들에 비하여 훨씬 간단하게 channelizer를 구현할 수 있는 방법을 제안하였으며, 제안된 구조에 대한 여파기들의 최적 설계 방법 또한 제안하였다. 실제 예제를 통하여 이러한 새로이 제안된 방법이 digital channelizer의 복잡도를 줄이는데 매우 효과적임을 확인하였다.

앞으로 CIC 여파기나 ISOP의 성능을 능가할 다른 다항식을 찾는 연구와 MHBF의 효과적인 다른 구현방법 등에 대한 연구가 필요하다고 생각된다. 보다 고차의 다항식(예를 들면 type II의 3차 다항식)을 연구해 보면, CIC 여파기를 기초로 한 decimation 여파기에 유용한 다른 종류의 다항식을 이끌어 낼 수 있을 것이다.

참 고 문 헌

- [1] J. Mitola, "Software radios," *IEEE Comm. Mag.* vol. 33, pp. 24-38, May, 1995.
- [2] R. Baines, "The DSP bottleneck," *IEEE Comm. Mag.* vol. 33, pp. 46-54, May, 1995.
- [3] *MMITS Forum Meeting Report*, Dec., 1996, San Jose, CA, USA.
- [4] E. B. Hogenauer, "An economical class of digital filters for decimation and interpolation," *IEEE Tr. Acoust., Speech, Signal Processing*, vol. 29, pp. 155-162, Apr., 1981.
- [5] A. Y. Kwentus, Z. Jiang, and A. N. Willson, Jr., "Application of filter sharpening to cascaded integrator-comb decimation filters," *IEEE Tr. Signal Processing*, vol. 45, pp. 457-467, Feb., 1997.
- [6] *HSP 50016 Data Sheet*, Harris Semiconductor, 1996.
- [7] *GC4014 Data Sheet*, Gray Chip, 1996.
- [8] R. E. Crochiere and L. R. Rabiner, *Multi-rate Digital Signal Processing*, Prentice Hall Inc., Englewood Cliffs, NJ, 1983.
- [9] *HSP50214 Data Sheet*, Harris Semiconductor, 1997.
- [10] J. Henkelman and D. Damerow, "Calculating maximum processing rate of the PDC (HS-P50214)," *AN9720 Application Notes*, Harris Semiconductor, June, 1997.
- [11] H. J. Oh and Y. H. Lee, "Multiplierless FIR filters based on cyclotomic and interpolated second-order polynomials with power-of-two coefficients," in *Proc. Midwest. Symp. Circuits and Syst.*, Aug., 1997, Sacramento, CA, U.S.A.
- [12] J. H. McClellan, T. W. Parks and Rabiner, "A computer program for designing optimum FIR linear phase digital filters," *IEEE Tr. Audio Electroacoust.*, vol. 21, pp. 506-526, Dec., 1973.
- [13] J. W. Adams and A. N. Willson, Jr., "A new approach to FIR filters with fewer multiplier and reduced sensitivity," *IEEE Tr. Circuits and Syst.*, vol. 30, pp. 277-283, May, 1983.
- [14] L. R. Rabiner, "Linear program design of finite impulse response (FIR) digital filters," *IEEE Tr. Audio Electroacoust.*, vol. 20, pp. 280-288, Oct., 1972.
- [15] Y. C. Lim and S. R. Parker, "FIR filter design over a discrete power-of-two coefficient space," *IEEE Tr. Acoust. Speech, Signal Processing*, vol. 31, pp. 583-591, Apr., 1983.
- [16] H. Samueli, "An improved search algorithm for the design of multiplierless FIR filters with power-of-two coefficients," *IEEE Tr. Circuits Syst.*, vol. 36, pp. 1044-1047, July, 1989.
- [17] T. S. Rappaport, *Wireless Communications*, Prentice Hall Inc., Upper Saddle River, NJ, 1996.
- [18] F. M. Gardner, "Interpolation in digital modems-Part I: Fundamentals," *IEEE Tr. Comm.*, vol. 41, pp. 501-507, Mar., 1993.
- [19] *Matlab Reference Guide*, The Math Works Inc., 1995.
- [20] *Part Number 854550-1 Data Sheet*, Sawtek Inc., 1997.

≡필자소개≡

오혁준

1993년 2월: 한국과학기술원 전기 및 전자공학과(공학사)

1995년 2월: 한국과학기술원 전기 및 전자공학과(공학석사)

1999년 8월: 한국과학기술원 전기 및 전자공학과(공학박사)

1999년 1월~현재: ETRI 무선반송연구소 위촉연구원



심우현

1971년 6월 6일 생

1993년: 한국과학기술원 전기 및 전자공학과(공학사)

1996년: 한국과학기술원 전기 및 전자공학과(공학석사)

1996년~현재: 한국과학기술원 전지 및 전자공학과(박사과정 재학중)



이용훈

1978년: 서울대학교 전기공학과(공학사)

1980년: 서울대학교 전기공학과(공학석사)

1984년: Univ. of Pennsylvania 전기공학과(공학박사)

1984년 8월~1989년 1월: 미국 뉴욕 주립대학교 조교수

1989년 1월~1991년 2월: 한국과학기술원 조교수

1991년 2월~1995년 8월: 한국과학기술원 부교수

1995년 9월~현재: 한국과학기술원 정교수

