• 한국통신학회논문지
• /
• 제38C권3호
• /
• pp.311-317
• /
• 2013

본 논문에서는 멀티미디어 기반의 해상통신을 위한 DVB-S2 기반 고속 LDPC 복호를 위한 알고리즘을 제안하였다. 체크 노드 연산중에 비트 노드 연산을 수행하여 기존의 LDPC 복호 알고리즘에 비해 반복횟수를 줄일 수 있는 horizontal shuffle scheduling 알고리즘을 기반으로 하여 복호 속도를 보다 고속화 할 수 있는 알고리즘을 제안하였다. 기존의 체크 노드 연산은 하나의 메모리에서 값을 가져오기 때문에 체크 노드 연산과정에서 많은 지연이 발생하는데 이를 dc개의 병렬구조로 설계함으로써 체크 노드 연산과정의 지연을 줄일 수 있고 따라서 고속 복호가 가능하다. 이를 시뮬레이션 한 결과, 최대 반복 30회를 수행하였을 때 HSS 알고리즘은 326 Mbit/s, 제안한 알고리즘은 2.29 Gbit/s로 약 7배 이상의 복호 throughput을 얻을 수 있었다.

• 한국정보통신학회논문지
• /
• 제17권9호
• /
• pp.2029-2035
• /
• 2013

본 논문에서는 DVB-S2에 제시된 LDPC 복호기에 대하여 구현을 하기 위한 비균일 양자화 방식을 제시하였다. 고속 복호를 구현하기 위해서는 알고리즘과 구현 측면에서 여러 가지 문제점이 있다. 알고리즘 측면에서 LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크노드를 기반으로 하여 복호화 과정을 거치는 Horizontal Shuffle Scheduling 알고리즘을 적용하여 기존의 반복횟수를 줄일 수 있는 방안을 연구하였다. 구현측면에서 복호 속도를 높이기 위해서는 여러 가지 알고리즘이 제시되지만 본 논문에서는 복호기에 입력되는 양자화 비트수를 비균일 양자화 방식을 적용하여 줄임으로써 복호속도를 개선하는 방식을 제시한다. 구현 결과 복호 속도가 약 12% 개선됨을 알 수 있다.

• 한국정보통신학회논문지
• /
• 제17권9호
• /
• pp.2041-2047
• /
• 2013

본 논문에서는 DVB-S2 기반 고속 LDPC 복호를 위한 알고리즘을 제안하였다. 체크 노드 연산중에 비트 노드 연산을 수행하여 기존의 LDPC 복호 알고리즘에 비해 반복횟수를 줄일 수 있는 horizontal shuffle scheduling 알고리즘을 기반으로 하여 복호 속도를 보다 고속화 할 수 있는 알고리즘을 제안하였다. 기존의 체크 노드 연산은 하나의 메모리에서 값을 가져오기 때문에 체크 노드 연산과정에서 많은 지연이 발생 하는데 이를 row weight의 개수인 dc개의 병렬구조로 설계함으로써 체크 노드 연산과정의 지연을 줄일 수 있고 따라서 고속 복호가 가능하다. 이를 DVB-S2에 제시되고 있는 다양한 부호화율에서 dc개의 분리 할 수 있는 최대의 메모리를 제시하고 전송률을 제시하였다.

• 한국전자파학회논문지
• /
• 제23권11호
• /
• pp.1248-1255
• /
• 2012

본 논문에서는 DVB-S2에 제시된 LDPC 복P호기에 대하여 효율적인 알고리즘을 제안하고 고속화 하여, 이에 따른 FPGA구현 결과를 제시하였다. 고속 LDPC 복호기를 구현하기 위해서는 알고리즘 측면과 구현 측면에서 여러 가지 문제점이 있다. 알고리즘 측면에서는 첫째, LDPC 부호화 방식은 큰 블록 사이즈 및 많은 반복 횟수를 요구하므로 복호 속도를 높이기 위해서는 동일한 성능을 유지하면서 반복 횟수를 줄일 수 있는 알고리즘이 필요하다. 본 논문에서는 이를 위해 체크 노드를 기반으로 하여 복호화 과정을 거치는 horizontal shuffle scheduling(HSS) 알고리즘을 적용하여 기존의 반복 횟수를 줄일 수 있는 방안을 연구 하였다. 구현 측면에서 복호 속도를 높이기 위해서는 데이터의 많은 병렬 처리가 필요하다. 이러한 병렬 처리에 의해 노드 업데이트 연산 역시 병렬 처리가 가능하다. Check Node Update의 경우 look up table(LUT)이 필요하다. 이는 critical path의 주요 원인이 되는 부분으로 LUT 연산을 하지 않고 성능 열화를 최소화 하는 self-correction normalized min sum(SC-NMS) 연산 방식을 제안하였고, 최적의CNU 연산 방식에 따른 복호기 구조를 제안하고 FPGA 구현 결과, 복호 속도가 약 40 % 개선됨을 알 수 있다.

• 한국통신학회논문지
• /
• 제38B권2호
• /
• pp.140-145
• /
• 2013

본 논문은 위성방송 전송 규격인 DVB-S2의 기반 채널 부호로 사용되는 LDPC를 고속 복호를 위해 HSS(Horizontal Shuffle Scheduling) 방식을 기반으로 고속 복호기 구조를 연구하였다. 첫째로 HSS방식에서 발생하는 메모리 충돌을 극복하는 방식을 제시한다. 둘째로 고속 복호를 위해 LUT(Look Up Table)을 이용하는 Sum-Product 알로리즘 대신 min값에서 scaling factor를 곱하는 Normalized Min-Sum 알고리즘을 사용하였으며, 성능 향상을 위해 check node에서 bit node로 입력되는 값의 부호를 확인하여 신뢰성 없는 값을 삭제하는 Self-Correct 방식을 제시하여 sum-product 방식에서 발생하는 bottle neck 현상을 하였다. 마지막으로 고속화를 위한 효율적인 메모리 구조를 제안한다.

• 한국위성정보통신학회논문지
• /
• 제6권2호
• /
• pp.78-83
• /
• 2011

본 논문에서는 DVB-S2 기반 LDPC 부호의 반복 복호횟수를 줄이기 위한 계산 복잡도가 줄어든 early stopping 방식을 제안한다. DVB-S2 기반 LDPC 복호기는 최대 64800 비트의 부호를 처리해야 되기 때문에 그 자체로 매우 높은 계산 복잡도를 가진다. 기존 early stopping 방식은 64800 비트의 DVB-S2 LDPC 코드를 이용하여 early stopping 기준치를 계산하는데 있어 높은 계산 복잡도를 가진다. 따라서 제안 방식은 LDPC 부호의 계층적 복호방식중 하나인 Horizontal Shuffling Scheduling 복호 방식에 early stopping 방식을 간단하게 적용함으로써 기존 방식 대비 최대 70%의 계산량 감소를 달성하였다. 실험 결과는 제안 방식을 적용한 LDPC 복호 알고리즘이 기존 방식 대비 Bit Error Rate 성능이 더 우수하다는 것을 보여준다.

• 한국컴퓨터산업학회논문지
• /
• 제7권4호
• /
• pp.437-446
• /
• 2006

모바일 컴퓨터는 현대기술의 보조적 역할보다는 중추적인 역할을 제공하고 새로운기술을 생리학적 개념의 정확성을 재고하고, 창조적으로 재건할 수 있다. 병적징후들이 질병으로 발전되기 휠씬 이전에 재활전, 후 변화를 유도하는 과정에 개입할 수 있는 가능성을 제공해 준다. 그러나 많은 파라미터가 분석대상, 수학적 처리 및 얻어진 데이터의 평준화 시스템의 거대함, 모든 데이터의 동시수집이 어려움 등을 들 수 있다. 이러한 주점은 시스템을 구성하는 요소들간의 구조적인 연관성에 두고 있다. 따라서 본 연구에서는 시스템적 조절의 시간적 요소가 지니는 역학연구가 분석핵심이 되는 접근법의 모색이 타당하고 재활용 생체전기 신호를 바탕으로 하는 신경역학적 코드화 방법을 채택했다. 연구결과, 생체신호 디지털 분석장치의 바탕모델이 개발할 수가 있었고 학문적인 모색을 목적으로 재활치료용HSS(Hardware-software system)를 적용시킬 수가 있었다. 나아가 모바일기반의 생체전기 신호형성의 비전형화된 특성이 연구되었고 그 결과, 생체계측 신호의 기본적인 과정을 아날로그-디지털 송수신장치의 구조회로 형태로 모델링 할 수 있었다.