• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.321-334
• /
• 2003

GALS(Globally-Asynchronous Locally-Synchronous) 시스템은 대규모의 칩 설계 시에 설계의 용이성과 신뢰성을 확보할 수 있는 구조로 주목 받고 있다. 본 논문에서는 GALS 시스템에 필수적인 비동기 접속장치를 제안한다. 접속 장치는 크게 센더 모듈과 리시버 모듈로 구성되어 있으며, 센더 모듈에서는 부분적으로 내부 클록과는 무관하게 데이터 전송이 가능하다. 0.25um 공정의 게이트 레벨 표준 셀 라이브러리를 사용하여 설계하였고, 성능 향상 정도를 시뮬레이션을 통하여 예측할 수 있었다. 마지막으로, 접속장치를 장착한 GALS 구조의 예제 회로를 설계하여 올바르게 동작함을 확인하였다.

• 한국전자통신학회논문지
• /
• 제10권8호
• /
• pp.883-890
• /
• 2015

반도체 공정 기술의 발전으로 하나의 칩에 많은 코어가 포함되고 있으며, 전력이나 클럭 스큐 문제들을 해결하기 위한 방안으로 다른 주파수나 위상차를 가지고 있는 여러 개의 클럭을 사용하는 GALS 기법이 사용되고 있다. GALS에서는 송수신부 사이에서 동기화 문제를 해결하기 위하여 동기회로가 사용된다. 본 논문에서는 180nm CMOS 공정 파라미터를 사용하여 온도, 전원전압, 트랜지스터의 크기에 따라 동기회로 설계에 필요한 DFF의 준비시간(setup time)과 유지시간(hold time)를 측정하였다. HSPICE의 이분법을 이용한 모의실험 결과에서 준비시간과 유지시간의 크기는 전원 전압의 크기에 반비례하고, 온도에 비례하였다. 그리고 유지시간은 음의 값으로 측정되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.723-726
• /
• 2005

GALS (Globally Asynchronous Locally Synchronous) 시스템 기반의 SoC 설계에 필수적인 DI (Delay Insensitive) 데이터 전송방식 중 기존의 전압 모드 기반 설계 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. 이로 인한 전력 소모와 설계 복잡성을 줄이기 위해 N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 전류 모드 다치 논리 회로 기반 설계 방식이 연구되었다. 그러나, static 전력의 비중이 커 데이터 전송 속도가 낮을수록 전력 소모 측면에서 취약하고, 휴지 모드에서도 상당량의 전력을 소비한다. 본 논문에서는 이러한 문제점을 해결할 수 있는 전류 모드 기반 인코더와 디코더 회로를 제안하고, 이에 따른 새로운 전류 인코딩 기법을 설명한다. 마지막으로 기존의 전압 모드 및 전류 모드 방식과 delay, 전력 소비 측면에서 비교 데이터를 제시한다.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.27-36
• /
• 2006

기존의 지연 무관 (Delay-Insensitive(DI)) 데이터 인코딩 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. GALS(Globally Asynchronous Locally Synchronous) 시스템과 같은 대규모 칩 설계 시에 많은 도선 수로 인해 발생할 수 있는 전력 소모와 설계 복잡성을 줄이기 위해, 의사지연 무관 (Quasi D디ay-Insensitive(QDI)) 모델에 기반하고, N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 인코더와 디코더 회로를 설계한다. 이 회로들은 전류모드 다치 논리 회로(Current-Mode Multiple Valued Logic(CMMVL))를 사용하여 설계되었으며, 도선수를 줄임으로써 파생되는 효율성을 검증하기 위해 0.25 um CMOS 공정에서 기존의 DI 인코딩 방식인 dual-rail 방식 및 1-of-4 방식과 delay-power product ($D{\ast}P$) 값 측면에서 비교하였다. HSPICE를 통한 모의실험 결과 4 mm 이상의 도선의 길이에서, dual-rail 방식과는 5 MHz의 data rate 이상에서, 1-of-4 방식과는 18 MHz의 data rate 이상에서 제안된 CMML 방식이 유리하였다. 또한, 긴 도선에 버퍼를 장착한 dual-rail 방식, 1-of-4방식과의 비교에서도 개선된 CMMVL 방식이 10 mm 도선, 32 비트 데이터 전송에서 각각 4 MHz, 25 MHz data rate 이상에서 최대 $57.7\%$와 $17.9\%$의 $D{\ast}P$ 값 감소 효과를 나타냈다.

• Asia pacific journal of information systems
• /
• 제8권3호
• /
• pp.37-49
• /
• 1998

The basic goal of CALS is to improve transactions and relationships among organizations through information sharing and integration. CALS is an information strategy which needs strong cooperation between organizations or between users and developers in design step. However, current design methodologies using IDEF models, that are considered to be standard for CALS system development, has some limitations. For example, it is difficult for system developers to communicate with counterparts by IDEF model since IDEF models are difficult for counterparts to understand. In this paper, we suggest a development methodology for GALS systems by complementing IDEF model with Document Trace Diagram, which we developed as a communication tool, The concept of Document Trace Diagram stems from the fact that most information exchanged within or between organizations is in the form of documents and most standard operating procedures of organizations are about processing the documents. It helps system developers identify functions and their ICOMs (Input, Control, Output, Mechanism) with ease and little communication cost. With this methodology, we have constructed the GALS prototype system for construction industry.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.22-30
• /
• 2009

네트워크 온 칩 (Network-on-Chip, NoC) 기술은 기존 시스템-온-칩(System-on-Chip, SoC) 설계에서 IP 블록 수 증가와 이에 수반된 상호 연결 네트워크 복잡화 및 데이터 대역폭 제한 등의 문제점을 해결하기 위한 새로운 설계 패러다임이다. 더불어 동작 주파수 증가에 따른 급격한 전력 소모 클럭 신호의 분배와 동기화 문제 역시 중요한 이슈이며, 이에 대한 대안으로 광역적으로는 비동기, 국부적으로는 동기식 (Globally Asynchronous Locally Synchronous, GALS) 인 시스템 설계 방법론이 저전력 기술과 결합되어 에너지 소모를 줄이고 모듈적인 설계를 위해서 고려되어 왔다 GALS 방식의 설계 스타일은 정밀한 시스템 수준 전력 관리를 적용하기 위해 최근 소개되고 있는 전압 주파수 구역 (Voltage-Frequency-Island, VFI) 의 개념과 매우 잘 어울린다. 본 논문에서는 VFI를 적용한 NoC 시스템에서 최적의 전압선택을 통해 에너지 소모를 최소화하는 효율적인 알고리즘을 제시한다. 최적의 코어(또는 처리 소자) 전압과 VFI를 찾기 위해 통신량을 고려한 코어 그래프 분할, 통신-경쟁 시간을 고려한 타일 매핑, 전력 변화량을 고려한 코어의 동적 전압 조절 그리고 효율적인 VFI 병합 및 VFI 동적 전압 재 조절을 포함한다. 본 논문에서 제안한 설계 방법론은 기존 연구결과 대비 평균적으로 10.3%의 에너지 효율 향상이 있다는 것을 실험 결과를 통해 보여준다.

• 대한약학회:학술대회논문집
• /
• 대한약학회 2003년도 Proceedings of the Convention of the Pharmaceutical Society of Korea Vol.2-2
• /
• pp.214.4-215
• /
• 2003

In galactose metabolic pathway : there are three inborn metabolic disorders galactokinase deficiency (galactosemia type II), galactose-1-phosphate uridyl transferase(GALT) daficiency (galactosemia type I ), uridine diphosphate galactose-4-epimerase deficiency (galactosemia typeIII). Among these disorders GALT deficiency is the most severe and common. Infants with GALT deficiency fail to metabolize galactose-1-phosphate. As a consequence, galactose-1-phosphate and galactose are accumulated in blood in which GALS enzyme plays the role of a pathognomonic marker. (omitted)

• 전자통신동향분석
• /
• 제24권6호
• /
• pp.110-120
• /
• 2009

비동기식 회로는 전역 클록이 없이 모듈끼리의 핸드셰이크 프로토콜에 의해 데이터를 동기화하고, 전송하는 회로로 전역 클록에 기반한 동기식 회로에 비해 전역 클록으로 인한 문제점들, 예를 들면, 타이밍 종결 문제, 전력 소모 문제, 다중 클록 도메인 설계 문제 등에서 이점을 갖는다. 최근에는 이 두 가지 회로의 장점을 모아 서로 다른 클록에 기반한 비교적 작은 규모의 동기식 모듈을 기반으로 모듈끼리의 데이터 전송을 비동기식으로 수행하는 GALS 구조도 많이 연구되고 있다. 본 고에서는 이러한 비동기식 회로를 위한 설계 방식을 설명하기 위해 먼저, 비동기식 회로의 특성과 설계 동향, 설계 방식에 영향을 미치는 핸드셰이크 프로토콜 및 지연 모델을 소개한다. 그리고, 크게 세가지의 설계 방식을 간단한 예제를 통해 설명한다.

• Geomechanics and Engineering
• /
• 제4권2호
• /
• pp.91-103
• /
• 2012

Focusing on the effect of excess pore pressure dissipation on liquefaction-induced ground deformation, a series of 1-g shaking table tests were conducted in a rigid soil container by use of saturated Toyoura sand, the relative density of which was 20-60%. These tests were subjected to the sinusoidal base shaking with step increased accelerations: 100, 200, 300 and 400 Gals for 2-4 seconds. Shaking table tests were done using either water or polymer fluid with more viscous than water, thus varying the sand permeability of model tests. Excess pore pressures, accelerations, settlements and lateral deformations were measured in each test. Test results are presented in this paper and the effect of sand permeability on liquefaction and liquefaction-induced ground deformation was discussed in detail.

• 지구물리와물리탐사
• /
• 제13권1호
• /
• pp.88-95
• /
• 2010

천부와 광역적인 지체 구조를 해석하기 위하여 일본 혼슈섬 중부에 위치한 노토 반도 연안을 따라 2008년 10월 헬리콥터를 이용한 항공 중력 탐사를 수행하였다. 항공탐사 측선은 총 700 km 정도이며, 세 개의 교차측선을 포함하여 2 km 간격으로 연안에서 20 km 이내에서 수행되었다. 항공탐사를 통해 해석된 부게 이상은 육상탐사와 선상탐사의 결과와 잘 부합하고 있으며, 해안으로 갈수록 중력값이 감소하는 패턴 및 선행연구 결과로 알려진 와지마만의 특성을 잘 보여주고 있어 타당성 있는 항공 탐사 결과임을 확인할 수 있었다. 이번 연구에서 제안하는 항공중력 시스템은 공간적으로 2km 정도의 해상도를 제공해 주고 있다. 항공탐사 결과를 기준변의 자료로 보정해 주기 위하여 항공, 선상, 육상 탐사 결과를 모두 이용하였으며, 이를 위하여 입체각을 이용한 수치 적분을 반복적으로 수행하였다. 최종적으로는 해발 300 m 높이의 중력 이상값으로 계산하였다. 그러나, 선상중력자료와의 자연스러운 자료 통합을 수행하기 위해서는 2-5 mGal 정도의 추가 보정이 필요하였으며, 이를 고려하면, 이번 항공 중력 측정 자료는 2-g mGal 의 오차 범위를 갖는 것으로 판단된다.