• 제목/요약/키워드: Flip-Chip

검색결과 412건 처리시간 0.026초

Design and Contact Force Control of a Flip Chip Mounting Head system

  • Kim, Kyoung-Jun;Shim, Jae-Hong
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2003년도 ICCAS
    • /
    • pp.1060-1065
    • /
    • 2003
  • This paper contributes to development of a new chip mounting head system for flip chip. Recently, the LDM(Linear DC Motor) has been widely used, because it has particular merits than the rotary type motors. In this paper, we proposed a macro/micro positioning system for force control of a chip mounting system. In the proposed macro/micro system, the macro actuator provide the system with a gross motion while the micro device yields fine tuned motion to reduce the harmful impact force that occurs between very small sized electronic parts and PCB surface. In order to prove the effectiveness of the proposed macro/micro chip mounting system, we compared the proposed chip mounting head with the conventional chip mounting head equipped with a macro actuator only. A series of experiments were executed under the mounting conditions of various access velocities and PCB stiffness. As a result of this study, a satisfactory voice coil actuator as the micro actuator has been developed, and its performance meet well the specifications desired for the design of the chip mounting head system and show good correspondence between theoretical analysis and experimental results.

  • PDF

FC-BGA C4 bump의 신뢰성 평가에 따른 파괴모드 연구 (The Effect of Reliability Test on Failure mode for Flip-Chip BGA C4 bump)

  • 허석환;김강동;장중순
    • 마이크로전자및패키징학회지
    • /
    • 제18권3호
    • /
    • pp.45-52
    • /
    • 2011
  • Flip Chip Ball Grid Array (FCBGA) 패키지의 솔더조인트 신뢰성을 평가하기 위한 방법으로는 다이 충격법, 다이 전단법, 3점 굽힘법, 열충격법 등이 활용된다. 본 연구에서는 솔더 접합부의 주요 고장메카니즘인 취성파괴를 확인하기 위한 방법으로 리플로우 상태, $85^{\circ}C$/85%RH 처리, $150^{\circ}C$/10hr 에이징의 처리한 후, 4가지 평가법으로 평가를 진행하여 파단모드를 분석하였다. 본 연구결과에서는 다이 충격법과 다이 전단법의 Good joint rate (GJR, %)는 리플로우 상태와 $85^{\circ}C$/85%RH처리에서 각각 89~91%와 100% 였으며, $150^{\circ}C$/10hr 에이징에서는 66%와 90%를 나타내었다. 3점 굽힘법과 열충격법의 GJR(%)는 3종류 샘플에서 모두 100%를 나타내어 변별력이 없었다. C4 솔더접합부의 신뢰성 평가법에 따른 GJR(%)의 변별력을 확인할 수 있는 방법은 die shock 과 die shear test였다.

마이크로 패턴 구조를 이용한 플립칩 패키지 BGA의 최적 열설계 (The Optimization of FCBGA thermal Design by Micro Pattern Structure)

  • 이태경;김동민;전호인;하상원;정명영
    • 마이크로전자및패키징학회지
    • /
    • 제18권3호
    • /
    • pp.59-65
    • /
    • 2011
  • 소형화, 박형화 및 집적화의 경향에 따라 FCBGA가 휴대폰과 같은 전자제품에 활발히 사용되고 있다. 그러나, 플립칩은 전기적 저항에 의한 열이 필연적으로 발생하며, 발생된 열은 패키지의 소형화에 따라 열의 분산 면적 감소로 인하여 발열의 증가가 나타나게 된다. 발열은 온도와 응력에 민감하게 반응하는 소자의 수명을 저해하고, 시스템에 있어 고장의 발생을 가져올 수 있다. 따라서 본 논문에서는 플립칩의 발열문제를 해결하기 위하여 Comsol 3.5a의 heat transfer module을 이용하여 FCBGA의 발열 특성을 정량적으로 분석하였다. 그리고 열 문제를 해결하기 위하여 시뮬레이션을 통한 새로운 마이크로 구조가 부착된 플립칩을 제안하였다. 또한 마이크로 패턴 구조의 형상, 높이, 간격에 대한 열 소산을 분석함으로써, 기존 플립칩에 비하여 열소산 특성이 18% 향상됨을 확인하였다.

수치해석을 이용한 구리기둥 범프 플립칩 패키지의 열압착 접합 공정 시 발생하는 휨 연구 (Numerical Analysis of Warpage Induced by Thermo-Compression Bonding Process of Cu Pillar Bump Flip Chip Package)

  • 권오영;정훈선;이정훈;좌성훈
    • 대한기계학회논문집A
    • /
    • 제41권6호
    • /
    • pp.443-453
    • /
    • 2017
  • 반도체 플립칩 패키지에서 구리기둥 범프 기술은 미세 피치 및 높은 I/O 밀도로 인해 기존의 솔더 범프 접합 기술을 대체하는 중이다. 그러나 구리기둥 범프는 리플로우 접합 공정 사용 시, 구리 범프의 높은 강성으로 인해 패키지에 높은 응력을 초래한다. 따라서 최근에 플립칩 공정에서 발생하는 패키지의 높은 응력 및 휨을 감소시키기 위해 열압착 공정 기술이 시도되고 있다. 본 연구에서는 플립칩 패키지의 열압착 공정과 리플로우 공정에서 발생하는 휨에 대해 수치해석을 이용하여 분석하였다. 패키지의 휨 최소화를 위한 본딩 공정 조건 최적화를 위해 본딩 툴 및 스테이지의 온도, 본딩 압력에 대한 휨 영향을 검토하였다. 또한 칩과 기판의 면적 및 두께가 패키지의 휨에 주는 영향을 분석하였다. 이를 통해, 향후 미세피치 접합부 형성 시 휨 및 응력을 최소화하기 위한 가이드라인을 제시하고자 하였다.

광전회로 PCB에서 반사특성 개선을 위한 덤벨 형태의 CPW 전송선 설계 (Design of Dumbbell-type CPW Transmission Lines in Optoelectric Circuit PCBs for Improving Return Loss)

  • 이종혁;김회경;임영민;장승호;김창우
    • 한국통신학회논문지
    • /
    • 제35권4A호
    • /
    • pp.408-416
    • /
    • 2010
  • 플립 칩(Flip-Chip) 본딩을 적용하는 광 송신용 모듈에서 구동 IC(Driver IC)와 VCSEL(Vertical Cavity Surface Emitting Laser) 사이의 전송선에서 반사특성을 개선시키기 위한 덤벨 형태의 CPW 전송선 구조를 제안하였다. 제안된 구조는 반사특성을 개선시키기 위하여 기판 측면의 플립 칩 본딩 구조에 그라운드 더미 솔더 볼을 이용하여 CPW 전송선 구조를 유지하였고, 덤벨 형태의 CPW 전송선으로 설계하여 반사특성을 개선시켰다. 시뮬레이션 결과, 덤벨형태의 CPW 전송선의 반사 특성이 일반적인 CPW 전송선보다 13 dB 정도 우수한 것으로 나타났으며, CPW 전송선의 형태를 유지시키는 더미 그라운드 솔더 볼이 있을 때 4 dB 정도 반사특성이 개선되었다. 구동 IC 와 VCSEL의 임피던스 변화에 기인하는 전송선의 입출력 임피던스의 변화에 따른 반사특성의 변화율은 ${\pm}2.5\;dB$ 정도로 나타났다.

Au 스터드 범프와 Sn-3.5Ag 솔더범프로 플립칩 본딩된 접합부의 미세조직 및 기계적 특성 (Interfacial Microstructure and Mechanical Property of Au Stud Bump Joined by Flip Chip Bonding with Sn-3.5Ag Solder)

  • 이영규;고용호;유세훈;이창우
    • Journal of Welding and Joining
    • /
    • 제29권6호
    • /
    • pp.65-70
    • /
    • 2011
  • The effect of flip chip bonding parameters on formation of intermetallic compounds (IMCs) between Au stud bumps and Sn-3.5Ag solder was investigated. In this study, flip chip bonding temperature was performed at $260^{\circ}C$ and $300^{\circ}C$ with various bonding times of 5, 10, and 20 sec. AuSn, $AuSn_2$ and $AuSn_4$ IMCs were formed at the interface of joints and (Au, Cu)$_6Sn_5$ IMC was observed near Cu pad side in the joint. At bonding temperature of $260^{\circ}C$, $AuSn_4$ IMC was dominant in the joint compared to other Au-Sn IMCs as bonding time increased. At bonding temperature of $300^{\circ}C$, $AuSn_2$ IMC clusters, which were surrounded by $AuSn_4$ IMC, were observed in the solder joint due to fast diffusivity of Au to molten solder with increased bonding temperature. Bond strength of Au stud bump joined with Sn-3.5Ag solder was about 23 gf/bump and fracture mode of the joint was intergranular fracture between $AuSn_2$ and $AuSn_4$ IMCs regardless bonding conditions.

공정 단계에 따른 박형 Package-on-Package 상부 패키지의 Warpage 특성 분석 (Warpage Characteristics Analysis for Top Packages of Thin Package-on-Packages with Progress of Their Process Steps)

  • 박동현;정동명;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제21권2호
    • /
    • pp.65-70
    • /
    • 2014
  • 박형 package-on-package의 상부 패키지에 대하여 PCB 기판, 칩본딩 및 에폭시 몰딩과 같은 공정단계 진행에 따른 warpage 특성을 분석하였다. $100{\mu}m$ 두께의 박형 PCB 기판 자체에서 $136{\sim}214{\mu}m$ 범위의 warpage가 발생하였다. 이와 같은 PCB 기판에 $40{\mu}m$ 두께의 박형 Si 칩을 die attach film을 사용하여 실장한 시편은 PCB 기판의 warpage와 유사한 $89{\sim}194{\mu}m$의 warpage를 나타내었으나, 플립칩 공정으로 Si 칩을 PCB 기판에 실장한 시편은 PCB 기판과 큰 차이를 보이는 $-199{\sim}691{\mu}m$의 warpage를 나타내었다. 에폭시 몰딩한 패키지의 경우에는 DAF 실장한 시편은 $-79{\sim}202{\mu}m$, 플립칩 실장한 시편은 $-117{\sim}159{\mu}m$의 warpage를 나타내었다.