• 대한전자공학회논문지
• /
• 제17권6호
• /
• pp.72-77
• /
• 1980

본 논문에서는 optical feedback prebias control 회로상의 몇가지 일반적인 문제점들을 분석하고 이에 수반되는 회로 조정의 문제를 해결하기 위하여 LD simulation 회로를 제시하였다. 온도 시험에서 LD의 총 light power를 feedback loop에 사용하였을 때 0℃부터 36℃까지의 사이에서 1.5%의 light power 감소를 보였고 star coupler를 beam splitter로 1%정도를 분지, feedback loop에 사용한 결과 transmitter로서 좋은 전송 특성을 가짐을 관찰하였다.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.50-55
• /
• 2011

본 논문은 Feedback 적분기 계수를 이용하여 IF 대역의 중심주파수 조절이 가능한 Bandpass SC Sigma-de1ta 변조기를 제안한다. 제안한 구조는 Feedback loop에 적분기를 추가함으로서 동일 차수의 기존 구조에 비해 중심주파수 조절에 필요한 계수와 계수를 결정하는 커패시터의 수를 줄이고 기본적인 비중첩 클락 이외의 추가적인 클락 및 클락에 대한 부가회로가 필요하지 않다. 따라서 설계가 용이하며, 고차 구성이 가능하면서 더 높은 해상도를 가진다. $0.18{\mu}m$ CMOS 공정을 이용하여 설계하였으며, 200 kHz의 대역폭, 80 MHZ의 샘플링 주파수에서 15 MHz, 20 MHz, 25 MHz 의 중심주파수 일 때 12 bit 이상의 해상도를 가진다.

• ETRI Journal
• /
• 제38권2호
• /
• pp.235-243
• /
• 2016

A low-noise readout integrated circuit (ROIC) for a microelectromechanical systems (MEMS) microphone is presented in this paper. A positive feedback signal amplification technique is applied at the front-end of the ROIC to minimize the effect of the output buffer noise. A feedback scheme in the source follower prevents degradation of the noise performance caused by both the noise of the input reference current and the noise of the power supply. A voltage booster adopts noise filters to cut out the noise of the sensor bias voltage. The prototype ROIC achieves an input referred noise (A-weighted) of -114.2 dBV over an audio bandwidth of 20 Hz to 20 kHz with a $136{\mu}A$ current consumption. The chip is occupied with an active area of $0.35mm^2$ and a chip area of $0.54mm^2$.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2008년도 추계학술대회 논문집
• /
• pp.196-201
• /
• 2008

In DC traction systems, a part of feedback current returning through rails becomes leakage current, illumination on a metal laid underground results from the leakage current to ground. To prevent the leakage current on rails, feedback rails almost have insulated with the ground. Insulation between rails and the ground causes that the earth method changes a isolated method in DC traction systems. the rail potential rise results in the isolated method. the rail potential rise causes an electric shock when a person touches the ground and rolling stock. To decrease the rail potential rise and leakage current, there are methods for reducing the feedback resistance and current of rails, increasing the leakage resistance, decreasing the distance between substations. But it are necessary to forecast and analyze the rail potential and amplitude of leakage current. In this paper, we modeled DC traction systems and feedback circuit to simulate the rail potential and amplitude of leakage current using PSCAD/EMTDC that is power analysis program, forecasted the rail potential and amplitude of leakage current about changing various parameters in the electric circuit. By using the simulation model, we easily will forecast the rail potential and amplitude of leakage current in case of a level of basic design and maintenance in electric railway systems, valuably use basic data in case of system selection.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.345-348
• /
• 2000

In this paper, A Feedforward Linear Power Amplifier for IMT-2000 which IMD characteristics was improved was designed and fabricated. To improve the main power amplifier IMD characteristics, the Feedback loop was added to basic Feedforward Power Amplifier structure. Therefore, the output power of error amplifier can be reduced, and it is easy to control the linearization circuit to cancel total IMD. The designed power amplifier represented the 40㏈m(l0W) output power and -55㏈C 3rd IMD at Center frequency 2.14㎓ (@5㎒).

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 A
• /
• pp.122-124
• /
• 1998

The inverter circuit of brushless do moter(BLDCM) needs feedback diodes to protect the switching element from counterelectromotive force. In this paper, we describe the computational method of characteristic analysis of BLDCM with feedback diodes by using the FEM.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.174-179
• /
• 2017

We designed the CMOS analog integrate and fire (I&F) neuron circuit for driving memristor based on resistive-switching random access memory (RRAM). And we fabricated the RRAM device that have $HfO_2$ switching layer using atomic layer deposition (ALD). The RRAM device has gradual set and reset characteristics. By spice modeling of the synaptic device, we performed circuit simulation of synaptic device and CMOS neuron circuit. The neuron circuit consists of a current mirror for spatial integration, a capacitor for temporal integration, two inverters for pulse generation, a refractory part, and finally a feedback part for learning of the RRAM. We emulated the spike-timing-dependent-plasticity (STDP) characteristic that is performed automatically by pre-synaptic pulse and feedback signal of the neuron circuit. By STDP characteristics, the synaptic weight, conductance of the RRAM, is changed without additional control circuit.

• 전기전자학회논문지
• /
• 제20권1호
• /
• pp.119-122
• /
• 2016

본 논문에서는 기존 LDO regulator에서 많이 사용 되는 피드백 저항을 Pseudo resistor를 이용하여 동작하기 위한 LDO regulator를 제안한다. 제안 된 Pesudo resistor를 사용한 Feedback network는 기존 피드백 저항보다 면적이 작으면서도 기존 LDO regulator의 역할을 하며, 노이즈를 갖는 LDO regulator의 단점을 보완하고자 제안되었다. 기존 LDO regulator와 비교하여 비슷한 성능을 가짐에도 불구하고, Overshoot를 감소시키고 면적을 줄여 더 높은 효율을 제공할 수 있다. 설계한 회로는 동부 하이텍의 0.18um CMOS 공정을 이용하였다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1098-1103
• /
• 2013

본 논문은 직렬 RLC 정합과 저항 궤환 회로를 이용하여 설계한 중심 주파수 8 GHz를 갖는 저잡음 증폭기를 제안한다. 제안하는 LNA는 입력 정합에 Degenerate inductor를 사용하여 $S_{21}$이 넓은 대역폭을 지니고 있고, 병렬로 구성된 회로를 직렬 공진 회로로 변환함으로써 입력 정합 회로를 등가회로로 축약하여 해석을 하였다. 저항 궤환 회로와 입력 RLC 정합이 모두 사용되어 제안하는 LNA는 최대 8.5 dB의 $S_{21}$(-3 dB 대역폭은 약 3.5 GHz), 잡음 지수로 5.9 dB, IIP3로는 1.6 dBm 값을 가지며, 1.2 V에서 7 mA를 소모한다.

• 한국정보전자통신기술학회논문지
• /
• 제15권2호
• /
• pp.89-94
• /
• 2022

본 논문에서 주파수변동전환회로(FFCC : Frequency Fluctuation Converting Circuit)를 가진 이산시간 루프 필터(DLF) 위상고정루프(Phase Locked Loop: PLL)를 제안하였다. 이산시간 루프 필터는 기존의 연속 시간 루프 필터와 달리 전하펌프와 전압발진기가 이산적으로 연결하여 스퍼 특성을 개선할 수 있다. 제안된 위상고정루프의 주파수변동 전환회로가 포함된 내부 부궤환 루프는 이산 시간 루프 필터의 외부 부궤환 루프를 안정하게 동작하도록 해준다. 부궤환 루프 역할을 하는 주파수변동전환회로를 통해 루프 필터 출력 전압 변위 크기를 줄여 잡음특성을 더욱 개선하였다. 그리하여 기존 구조보다 지터 크기를 1/3으로 줄였다. 제안된 위상고정루프는 1.8V 180nm CMOS 공정을 이용하여 Hspice로 시뮬레이션하였다.