• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2010년도 제42차 하계학술발표논문집 18권2호
• /
• pp.35-38
• /
• 2010

본 논문에서는 일상생활 속에서 무자각적으로 생체신호를 측정하고 분석하여 감성을 평가할 수 있는 임베디드 시스템에 관하여 연구하였다. 지속적으로 변화하는 감성을 일관적이며 신뢰성이 높은 생리적인 방법으로 평가하기 위해 심전도(ECG:Electrocardiogram), 맥파(PPG:Photoplethysmogram)의 두 가지 생체신호를 측정하고, 무선전송(Bluetooth) 장치를 이용하여 측정한 생체신호를 실시간으로 노트북PC로 전송하여 분석하였다. 생체신호의 분석방법은 FFT(Fast Fourier Transform)과 전력스펙트럼밀도(Power Spectrum Density)를 이용한 주파수 분석방법으로 두 생체신호의 특정 주파수 대역이 가지는 자율신경계의 활성도의 비율을 분석하여 비교 연구하였다. 또한 보다 빠르고 정확한 감성을 평가하기 위하여 분석알고리즘의 연산을 최소화 하였으며 그래프를 이용한 분석결과의 시각화를 하였다. 본 논문에서는 무자각적인 생체신호 측정 시스템을 이용하여 다양한 상황에서 생체신호를 측정하고, 개발한 분석 알고리즘으로 분석한 결과의 차이를 연구하여 정확도 및 신뢰도를 기준으로 감성을 평가하기 위한 분석 시스템을 평가하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 춘계학술대회
• /
• pp.421-422
• /
• 2021

본 논문은 손목에 가해지는 부하를 측정하기 위한 초고감도 센서와 신호 분석 시스템을 개발한다. 초고감도 센서는 거미의 기관을 모사하여 제작되며, 손목에 부착되어 측정된 신호는 FFT (Fast Fourier Transform) 과 퍼지 시스템을 이용하여 분석된다.

• Journal of Power Electronics
• /
• 제13권1호
• /
• pp.170-176
• /
• 2013

Power converters produce a vast range of harmonics, subharmonics and interharmonics. Harmonics analyzing tools based on the Fast Fourier Transform (FFT) assume that only harmonics are present and the periodicity intervals are fixed, while these periodicity intervals are variable and long in the presence of interharmonics. Using FFT may lead to invalid and undesired results due to the above mentioned issues. They can also lead to problems such as frequency blending, spectral leakage and the picket-fence effect. In this paper, the group-harmonic weighting (GHW) approach has been presented to identify the interharmonics in a power system. Afterwards, a modified GHW has been introduced to calculate the proper bandwidth for analyzing the various values of interharmonics. Modifying this method leads to more precise results in the FFT of a waveform containing inter harmonics especially in power systems with a fundamental frequency drift or frequency interference. Numerical simulations have been performed to prove the efficiency of the presented algorithm in interharmonics detection and to increase the accuracy of the FFT and the GWH methods.

• 한국군사과학기술학회지
• /
• 제9권3호
• /
• pp.116-122
• /
• 2006

A fast scan digital-IF FFT receiver at the radio communication band is presented for spectrum monitoring applications. It is composed of three parts: RF front-end, fast LO board, and signal processing board. It has about 19GHz/s scan rate, multi frequency resolution from 10kHz to 2.5kHz, and high sensitivity of below -99dBm. The design and performance analysis of the digital-IF FFT receiver are presented.

• 한국지능시스템학회논문지
• /
• 제12권2호
• /
• pp.135-143
• /
• 2002

본 논문에서는 전류모드 CMOS의 기본회로를 이용해 다치 논리(Multiple Valued Logic) 연산기를 설계하고자 한다. 우선, 2진(binary)FFT(Fast courier Transform)를 확장해 다치 논리회로를 이용해서 고속 다치 FFT 연산기를 구현하였다. 다치논리회로를 이용해서 구현한 FFT연산은 기존의 2치 FFT과 비교를 해 본 결과 트랜지스터의 수를 상당히 줄일 수 있으며 회로의 간단함을 알 수가 있었다. 또한, 캐리 전파 없는 가산기론 구현하기 위해서 {0, 1, 2, 3}의 불필요한(redundant) 숫자 집합을 이용한 양의 수 표현을 FFT회로에 내부적으로 이용하여 결선의 감소와 VLSI 설계시 정규성과 규clr성으로 효과적이다. FFT 승산을 위해서는 승산기의 연산시간과 면적을 다치 LUT(Look Up Table)로 이용해 승산의 역할을 하였다. 마지막으로 이진시스템(binary system)과의 호환을 위해 다치 하이브리드형 FFT 프로세서를 제시하여 2진 4치 부호기와 4치 2진 복호기 및 전류모드 CMOS회로를 사용하여 상호 호환성을 갖도록 설계를 하였다.

• Journal of Electrical Engineering and Technology
• /
• 제13권1호
• /
• pp.298-306
• /
• 2018

This paper presents a harmonic analysis of the modular multilevel converter (MMC) using a double Fourier series (DFS) algorithm. First, the application of DFS for harmonic calculation in the MMC is made by considering the effect of arm inductor. The analytical results are then confirmed by comparing with the simulation results of using the fast Fourier transform (FFT) algorithm. Finally, distribution of harmonics and total harmonic distortion (THD) in the MMC will be analyzed in three cases: harmonics versus number of levels of MMC, harmonics versus total switching frequency and harmonics versus modulation index. The simulation results are performed in the PSCAD/EMTDC simulation program in order to verify the analytical results obtained by Matlab programming.

• 전자공학회논문지
• /
• 제54권7호
• /
• pp.29-35
• /
• 2017

본 논문에서는 고속 데이터 전송을 위해 orthogonal frequency division multiplexing (OFDM) 시스템에 적용 가능한 고속 fast Fourier transform (FFT) 프로세서를 제안하였다. 제안하는 FFT 프로제서는 높은 처리율을 만족하기 위해 mixed-radix 알고리즘과 8개의 병렬 경로를 가지는 multipath delay commutator (MDC) 파이프라인 구조를 채택하였다. 하드웨어 복잡도를 줄이기 위해서 새로운 스케줄링 기법들을 적용하여 twiddle factor 연산을 위한 read-only memories (ROM)의 크기를 줄이는 구조와 복소 상수 곱셈기의 수를 줄이는 구조를 제안한다. 제안하는 구조는 지연 소자와 연산 사이클의 증가 없이 하드웨어 복잡도를 줄일 수 있다. 또한, IEEE 802.11 ac/ad와 같은 고속 OFDM 시스템을 위해 64/128/256/512-포인트 FFT 연산이 가능하다. 제안하는 FFT 프로세서는 Verilog-HDL로 모델링하여 Samsung 65nm 공정 라이브러리로 합성하여 0.36mm2의 면적과 330MHz의 동작 주파수에서 2.64 GSample/s를 보이고 있다.

• 전자공학회논문지
• /
• 제53권3호
• /
• pp.11-20
• /
• 2016

본 논문에서는 LTE-A (Long Term Evolution-Advanced) 하향링크 시스템을 위한 채널 추정 기법을 제안한다. 제안 기법은 빠른 속도로 움직이는 사용자의 채널 추정이 가능하도록 FFT (Fast Fourier Transform) 보간 기법을 사용한다. FFT 보간 기법은 LS (Least Square) 또는 MMSE (Minimum Mean Square Error) 채널 추정으로부터 얻은 채널 주파수 응답을 IFFT (Inverse FFT)를 거쳐 시간 영역 채널 임펄스 응답으로 변환한다. 시간 영역의 채널 응답을 윈도잉을 한 후, FFT를 하여 채널 주파수 응답을 구할 수 있다. 시스템 레벨 시뮬레이션은 3GPP LTE-A 하향링크 시스템의 20MHz 대역을 기반으로 이루어졌으며, 모의실험 결과 제안한 채널 추정 기법을 통해 기존 시스템보다 SINR (Signal-to-Noise-plus-Interference Ratio), 전송률 및 스펙트럼 효율 측면에서 성능 향상을 가져다주는 것을 확인하였다.

• 센서학회지
• /
• 제32권4호
• /
• pp.246-251
• /
• 2023

Internet of Things (IoT) systems process signals from various sensors using signal processing algorithms suitable for the signal characteristics. To analyze complex signals, these systems usually use signal processing algorithms in the frequency domain, such as fast Fourier transform (FFT), filtering, and short-time Fourier transform (STFT). In this study, we propose a multi-mode sensor signal processor (SSP) accelerator with an FFT-based hardware design. The FFT processor in the proposed SSP is designed with a radix-2 single-path delay feedback (R2SDF) pipeline architecture for high-speed operation. Moreover, based on this FFT processor, the proposed SSP can perform filtering and STFT operation. The proposed SSP is implemented on a field-programmable gate array (FPGA). By sharing the FFT processor for each algorithm, the required hardware resources are significantly reduced. The proposed SSP is implemented and verified on Xilinxh's Zynq Ultrascale+ MPSoC ZCU104 with 53,591 look-up tables (LUTs), 71,451 flip-flops (FFs), and 44 digital signal processors (DSPs). The FFT, filtering, and STFT algorithm implementations on the proposed SSP achieve 185x average acceleration.

• 한국멀티미디어학회논문지
• /
• 제24권11호
• /
• pp.1552-1559
• /
• 2021

Convolution neural networks (CNNs) show notable performance in image processing and are used as representative core models. CNNs extract and learn features from large amounts of train dataset. In general, it has a structure in which a convolution layer and a fully connected layer are stacked. The core of CNN is the convolution layer. The size of the kernel used for feature extraction and the number that affect the depth of the feature map determine the amount of weight parameters of the CNN that can be learned. These parameters are the main causes of increasing the computational complexity and memory usage of the entire neural network. The most computationally expensive components in CNNs are fully connected and spatial convolution computations. In this paper, we propose a Fourier Convolution Neural Network that performs the operation of the convolution layer in the Fourier domain. We work on modifying and improving the amount of computation by applying the fast fourier transform method. Using the MNIST dataset, the performance was similar to that of the general CNN in terms of accuracy. In terms of operation speed, 7.2% faster operation speed was achieved. An average of 19% faster speed was achieved in experiments using 1024x1024 images and various sizes of kernels.