• 제목/요약/키워드: FUSE

검색결과 530건 처리시간 0.022초

배전계통에 초전도 전류제한기 적용 시 Relcoser-Fuse 협조 방법에 관한 연구 (A Study of Re-Fuse Coordination Method of Distribution System with SFCL)

  • 김명후;김진석;유일경;문종필;임성훈;김재철
    • 전기학회논문지
    • /
    • 제58권10호
    • /
    • pp.1835-1841
    • /
    • 2009
  • We analyze the problem of recloser-fuse coordination when a superconducting fault current limiter (SFCL) is installed to a power distribution system. Generally, The recloser is installed to upstream of fuse to protect against both permanent fault and temporary one appropriately. However, in a power distribution system with SFCL, the fault current is decreased by the effect of the impedance value of the SFCL and when a permanent fault occurs, the fuse may not melt during the last delay operation of the recloser because of the insufficient heat from the decreased current. Therefore, when SFCLs are applied into a power distribution system, the rating of the fuse has to be reselected to coordinate recloser to fuse effectively. To solve these problems, this paper analysed the operation of recloser-fuse coordination and presented the improved recloser-fuse coordination method in a power distribution system with SFCL using PSCAD/EMTDC.

PMIC용 8비트 eFuse OTP Memory 설계 및 측정 (Design of an eFuse OTP Memory of 8 Bits for PMICs and its Measurement)

  • 박영배;최인화;이동훈;김려연;장지혜;하판봉;김영희
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 춘계학술대회
    • /
    • pp.722-725
    • /
    • 2012
  • 본 논문에서는 프로그램 된 eFuse 링크의 센싱 저항이 작으면서 기준 전압없이 BL 데이터를 센싱가능한 differential paired eFuse 셀을 사용하여 BCD 공정 기반의 8비트 eFuse OTP를 설계하였다. Differential eFuse OTP 셀의 프로그램 트랜지스터의 채널 폭은 $45{\mu}m$$120{\mu}m$으로 split하였다. 그리고 프로그램된 eFuse 저항의 변동을 고려한 variable pull-up load를 갖는 센싱 마진 테스터(sensing margin test) 회로를 구현하였다. $0.35{\mu}m$ BCD 공정을 이용하여 제작된 8bit eFuse OTP IP를 측정한 결과 프로그램 트랜지스터의 채널 폭이 $120{\mu}m$인 OTP IP의 수율이 $45{\mu}m$인 OTP IP보다 양호한 것으로 나타났다.

  • PDF

높은 차단용량 특성을 갖는 초소형 미니어처 퓨즈의 가용체 설계 (Design for a Fuse Element of Sub-miniature Fuse with High Breaking Capacity Characteristics)

  • 안창환
    • 전자공학회논문지
    • /
    • 제54권3호
    • /
    • pp.131-137
    • /
    • 2017
  • 네트워크 기반의 휴대용 전자 제품의 시장 성장으로 전기기기들은 더욱 소형화 되고 있는 추세이고 내부 부품간의 거리가 가까워져 회로 단락의 위험이 높아지고 있다. 회로의 단락 상황에서 유입되는 높은 과전류로 부터 폭발이나 화재 없이 전자기기를 안전하게 보호하기 위해서는 차단용량이 높은 밀폐형 카트리지 퓨즈를 적용해야 하지만 제품의 소형화 추세에 따른 공간의 문제로 해당 퓨즈의 적용이 불가능한 실정이다. 이를 해결하기 위해서 화학적 결합으로 퓨즈 가용체를 보호하는 밀폐형 퓨즈보다 공기의 유입이 자유로울 뿐만 아니라 물리적 결합으로 퓨즈링크를 보호하는 반밀폐형 초소형 퓨즈가 적용되는 것이 적합하지만 높은 차단용량 특성을 구현하는데 한계가 있다. 이에 본 논문에서는 상대적으로 공간을 적게 차지하면서 높은 차단용량을 갖는 반밀폐형 초소형 퓨즈를 위한 퓨즈 가용체 합금과 퓨즈링크의 설계 기술을 통하여 회로의 단락 상황에서 안전성을 확보하였다.

PMOS-다이오드 형태의 eFuse OTP IP 설계 (Design of PMOS-Diode Type eFuse OTP Memory IP)

  • 김영희;김홍주;하윤규;하판봉
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권1호
    • /
    • pp.64-71
    • /
    • 2020
  • 전력 반도체 소자의 게이트 구동 칩의 아날로그 회로를 트리밍하기 위해서는 eFuse OTP IP가 필요하다. 기존의 NMOS 다이오드 형태의 eFuse OTP 셀은 셀 사이즈가 작은 반면 DNW(Deep N-Well) 마스크가 한 장 더 필요로 하는 단점이 있다. 본 논문에서는 CMOS 공정에서 추가 공정이 필요 없으면서 셀 사이즈가 작은 PMOS-다이오드 형태의 eFuse OTP 셀을 제안하였다. 본 논문에서 제안된 PMOS-다이오드 형태의 eFuse OTP 셀은 N-WELL 안에 형성된 PMOS 트랜지스터와 기억소자인 eFuse 링크로 구성되어 있으며, PMOS 트랜지스터에서 기생적으로 만들어지는 pn 접합 다이오드를 이용하였다. 그리고 PMOS-다이오드 형태의 eFuse 셀 어레이를 구동하기 위한 코어 구동회로를 제안하였으며, SPICE 모의실험 결과 제안된 코어 회로를 사용하여 61㏀의 post-program 저항을 센싱하였다. 한편 0.13㎛ BCD 공정을 이용하여 설계된 PMOS-다이오드 형태의 eFuse OTP 셀과 512b eFuse OTP IP의 레이아웃 사이즈는 각각 3.475㎛ × 4.21㎛ (=14.62975㎛2)과 119.315㎛ × 341.95㎛ (=0.0408㎟)이며, 웨이퍼 레벨에서 테스트한 결과 정상적으로 프로그램 되는 것을 확인하였다.

고압 Fuse의 차단시험

  • 신대승
    • 전기의세계
    • /
    • 제31권9호
    • /
    • pp.613-624
    • /
    • 1982
  • 본고의 내용은 다음과 같다. 1. 고압 Fuse의 종류 2. 고압 Fuse의 차단현상 3. 고압 Fuse의 차단시험

  • PDF

Power IC용 고신뢰성 Differential Paired eFuse OTP 메모리 설계 (Design of High-Reliability Differential Paired eFuse OTP Memory for Power ICs)

  • 박영배;김려연;최인화;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제17권2호
    • /
    • pp.405-413
    • /
    • 2013
  • 본 논문에서는 program-verify-read 모드를 갖는 고신뢰성 24bit differential paired eFuse OTP 메모리를 설계하였다. 제안된 program-verify-read 모드에서는 프로그램된 eFuse 저항의 변동을 고려하여 가변 풀-업 부하(variable pull-up load)를 갖는 센싱 마진 테스트 기능을 수행하는 동시에 프로그램 데이터와 read 데이터를 비교하여 PFb(pass fail bar) 핀으로 비교 결과를 출력한다. 그리고 모의실험 결과 program-verify-read 모드에서 24-비트 differential paired eFuse OTP와 24-비트 듀얼 포트 eFuse OTP IP의 센싱 저항은 각각 $4k{\Omega}$$50k{\Omega}$으로 differential paired eFuse OTP의 센싱 저항이 작게 나왔다.

PMIC용 32bit eFuse OTP 설계 (Design of a 32-Bit eFuse OTP Memory for PMICs)

  • 김민성;윤건수;장지혜;김려연;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제15권10호
    • /
    • pp.2209-2216
    • /
    • 2011
  • 본 논문에서는 Magnachip $0.18{\mu}m$ 공정을 이용하여 PMIC용 32bit eFuse OTP IP를 설계하였다. eFuse 링크 아래에 N-Well을 두어 프로그램시 eFuse 링크와 p-기판의 VSS가 단락되는 문제점을 해결하였다. 그리고 디코딩된 WERP (WL Enable for Read or Program) 신호가 eFuse OTP 메모리로 바로 입력되는 경우 듀얼 포트 eFuse OTP 메모리 셀의 RWL (Read Word-Line)과 WWL (Write Word-Line)을 선택적으로 활성화해 주는 WL 구동회로를 제안하였다. 또한 BL 프리차징 회로에서 delay chain을 제거하여 제어회로의 레이아웃 면적을 줄였다. 메모리 테스트 장비를 이용하여 제작된 94개의 샘플 die를 측정한 결과 5.5V의 프로그램 전압에서 100%의 수율을 얻었다.

퓨즈를 이용한 전기화재의 원인분석에 관한 연구 (A Study on the Causal Analysis of Electrical Fire by Using Fuse)

  • 이춘하;김시국;옥경재
    • 한국화재소방학회논문지
    • /
    • 제22권1호
    • /
    • pp.24-28
    • /
    • 2008
  • 본 논문은 전기제품 내에 안전장치로 사용되는 퓨즈를 이용한 전기화재의 원인분석에 관한 연구이다. 시료는 유리관퓨즈(정격 15 A, $5{\times}20mm$)와 온도퓨즈(정격 10 A, $72^{\circ}C$)를 사용하였다. 전기화재의 주요원인인 단락 및 과부하 그리고 외부화염을 인위적으로 가하여 소손된 퓨즈의 특성을 비교 분석하였다. 실험결과 유리관퓨즈의 경우 소손된 퓨즈의 외형 및 표면 그리고 조직분석에서 서로 다른 특징들을 확인할 수 있었다. 온도퓨즈의 경우 외부화염실험의 경우에서만 소손된 퓨즈의 외형 및 가동접점의 표면 그리고 조직분석에서 뚜렷한 특징이 나타났다.

전력용 백업퓨우즈 차단특성 모델링 (Empirical Modeling on the Breaking Characteristics of Power Current Limited Fuse)

  • 이세현;이병성;한상옥
    • 대한전기학회논문지:전기물성ㆍ응용부문C
    • /
    • 제54권9호
    • /
    • pp.391-396
    • /
    • 2005
  • In this paper the modeling of interrupting characteristics of a high voltage current limiting fuse to be used in a power distribution system is introduced. In order to reduce the level of energy which can be absorbed by equipment during fault current flow, a high voltage current limiting fuse can generate a high voltage at the fuse terminals. Consequently it is necessary to model and analyze precisely the voltage and current variation during a CL fuse action. The characteristics of CL fuse operation modeled by electrical components have been performed with less than 6 [$\%$] errors. So the fuse designer or manufacturer can estimate the characteristics of CL fuse operation by using this modeling. The Electro Magnetic Transient Program (EMTP) is used to develop the modeling.

착륙장치용 Structural Fuse 파손확률 계산 및 개선 방안 (Assessment for Failure Probability of Landing Gear Structural Fuse and Improvement Measure)

  • 이승규;김태욱;황인희;이정선;조정준;박총영
    • 대한기계학회:학술대회논문집
    • /
    • 대한기계학회 2008년도 추계학술대회A
    • /
    • pp.469-474
    • /
    • 2008
  • The reason for crashworthy landing gear is to contribute to the overall aircraft design goals in the event of a crash. One of crashworthy landing gear design approaches is inclusion of structural fuse. Structural fuse is used to control the mode of failure of landing gear. If structural fuse doesn't work at desired condition, other unexpected accidents can occur. In this paper, failure probability is calculated for landing gear structural fuse and improvement measure is introduced to improve failure probability of structural fuse.

  • PDF