• 한국정보전자통신기술학회논문지
• /
• 제11권1호
• /
• pp.89-94
• /
• 2018

본 논문에서는 IoT (Internet of Things) 서비스 구현을 위한 스마트센서의 설계 방안을 연구하였다. 지속적인 데이터 수집을 위한 센서의 전원 공급부는 에너지 하베스팅 (Energy Harvesting) 기술을 적용하였으며, 주변 환경으로부터 영향을 줄일 수 있는 압전소자 (piezoelectric transducer)를 선택하여 전원 공급부를 설계하였다. 데이터 전송을 위한 무선통신 인터페이스는 BLE (Bluetooth Low Energy) 기술을 적용하여 설계하였다. BLE는 저전력 단거리 무선 통신에 적합하며, 주요 응용분야인 BLE 비콘 (beacon)은 O2O (Online to Offline) 서비스, 실내 측위 기반의 내비게이터, 도난/미아 방지 서비스에서 모바일 게임 등으로 활용 범위가 확대되고 있다. BLE 무선통신의 짧은 전송 거리를 보완하기 위해 무선 커버리지를 확대할 수 있는 방안을 연구하였으며, 네트워크 구축이 용이하고 무선 커버리지 확대할 수 있는 CATV 망을 활용한 BLE 센서 네트워크 구축 방안을 제안하였다.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.112-118
• /
• 2015

기존의 동기방식의 회로는 나노미터 영역에서의 공정, 전압, 온도 변이 (PVT variation), 그리고 노화의 영향으로 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라 올바른 동작을 보장할 수도 없다. 따라서 본 논문에서는 여러 가지 변이에 영향을 받지 않는 비동기회로 설계 방식 중에서 타이밍 분석이 요구되지 않고, 설계가 간단한 DI(delay insentive) 방식의 NCL (Null Convention Logic) 설계 방식을 이용하여 디지털 시스템을 설계하고자 한다. 기존의 NCL 게이트들의 회로 구조들은 느린 스피드, 높은 영역 오버헤드, 높은 와이어(wire) 복잡도와 같은 약점을 가지고 있기 때문에 본 논문에서는 빠른 스피드, 낮은 영역 오버헤드, 낮은 와이더 복잡도를 위해서 트랜지스터 레벨에서 설계된 새로운 저전력 고속 NCL 게이트 라이브러리를 제안하고자 한다. 제안된 NCL 게이트들은 동부 0.11um 공정으로 구현된 비동기 방식의 곱셈기의 지연, 소모 전력에 의해서 기존의 NCL 게이트 들과 비교되었다.

• 대한전자공학회논문지SD
• /
• 제41권4호
• /
• pp.1-8
• /
• 2004

고속 저전력 디지털 시스템을 위해 클록 스큐를 최소화하고 동적 파워 소모를 줄이는 새로운 클록 분배 방법을 제안하였다. 제안된 방법은 접힌 라인구조(FCL)과 위상 섞임 회로(phase blending circuit)을 이용하여 Zero-skew 특성을 갖는다. FCL에 적합한 라인 구조를 분석하기 위해, 마이크로 스트립과 코플라너 라인을 FCL형 클록 라인으로 분배되었다. 시뮬레이션 결과는 l0㎜ 떨어져 있는 두 리시버 사이의 최대 클록 스큐가 1㎓에서 10psec보다 적고 20㎜ 떨어져 있는 두 리시버 사이의 최대 클록 스큐는 1㎓에서 60 psec보다 작음을 보였다. 또한, 공정, 전압, 온도 변화에 무관하게 클록 신호들의 스큐가 변하지 않음을 알 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.760-770
• /
• 2016

A 12-bit 750 kS/s Dual-Sampling Successive Approximation Register Analog-to-Digital Converter (SAR ADC) technique with reduced Capacitive DAC (CDAC) is presented in this paper. By adopting the Adaptive Power Control (APC) technique for the two-stage latched type comparator and using bootstrap switch, power consumption can be reduced and overall system efficiency can be optimized. Bootstrapped switches also are used to enhance the sampling linearity at a high input frequency. The proposed SAR ADC reduces the average switching energy compared with conventional SAR ADC by adopting reduced the Most Significant Bit (MSB) cycling step with Dual-Sampling of the analog signal. This technique holds the signal at both comparator input asymmetrically in sample mode. Therefore, the MSB can be calculated without consuming any switching energy. The prototype SAR ADC was implemented in $0.18-{\mu}m$ CMOS technology and occupies $0.728mm^2$. The measurement results show the proposed ADC achieves an Effective Number-of-Bits (ENOB) of 10.73 at a sampling frequency of 750 kS/s and clock frequency of 25 MHz. It consumes only 0.13 mW from a 5.0-V supply and achieves the INL and DNL of +2.78/-2.45 LSB and +0.36/-0.73 LSB respectively, SINAD of 66.35 dB, and a Figures-of-Merit (FoM) of a 102 fJ/conversion-step.

• 한국정보전자통신기술학회논문지
• /
• 제11권2호
• /
• pp.189-194
• /
• 2018

현재 대부분의 집적회로는 bulk CMOS 기술을 사용해서 제작되고 있으나 전력 소모를 낮추고 die 크기를 줄이기에는 한계점에 도달해있다. 이러한 어려움을 획기적으로 극복할 수 있는 초저전력 기술로서 SOI CMOS 기술이 최근에 크게 각광을 받고 있다. 본 논문에서는 100 nm Thin SOI 기판 위에 제작된 n-채널 MOSFET 소자들의 열전자 효과들의 온도 의존성에 관한 연구 결과들이 논의되었다. 소자들이 LDD 구조를 갖고 있음에도 불구하고 열전자 효과들이 예상보다 더 심각한 것으로 나타났는데, 이는 채널과 기판 접지 사이의 직렬 저항이 크기 때문인 것으로 믿어졌다. 온도가 높을수록 채널에서의 phonon scattering의 증가와 함께 열전자 효과는 감소하였는데, 이는 phonon scattering의 증가는 결과적으로 열전자의 생성을 감소시켰기 때문인 것으로 판단된다.

• 한국정보통신학회논문지
• /
• 제22권4호
• /
• pp.670-675
• /
• 2018

센서네트워크의 전력문제를 해결할 수 있는 에너지 수집형 무선 센서네트워크 (EH-WSN)에 대한 관심이 증가하고 있다. EH-WSN에서는 에너지 수집과 소비의 균형을 맞추기 위한 on-off 듀티싸이클링에 관한 연구가 많이 진행되고 있다. 그러나 환경감시를 위한 EH-WSN에서 센싱된 데이터의 긴급성과 에너지 수집율은 네트워크의 성능을 결정하는 중요한 요소가 된다. 따라서 단순히 전력의 균형 상태를 유지하는 것 이외에 센싱된 데이터의 중요도 및 에너지 수집율에 따라 듀티싸이클 주기를 조절할 필요성이 대두된다. 본 논문에서는 환경감시를 위한 EH-WSN에서 기존의 전력만을 고려한 on-off 듀티싸이클링의 문제점을 분석하고, 센싱값의 변화율 및 크기값에 의한 센싱 데이터의 우선순위 및 에너지 수집율 등을 고려하여 적응적으로 on-off 주기를 결정하는 듀티싸이클 스케줄링 기법을 제안한다. 시뮬레이션을 통해 제안된 듀티싸이클 스케줄링의 성능을 분석하였다.

• 한국인터넷방송통신학회논문지
• /
• 제21권5호
• /
• pp.119-125
• /
• 2021

전력 그리드 시스템이 ICT 기술의 발달로 지능화됨에 따라 그리드에 연결된 사용자의 전력 사용량 정보를 획득하고 분석할 수 있게 되었다. 본 논문에서는 스마트 그리드에서 경제적 손실을 일으키는 주된 원인인 에너지 절도 문제를 특징 선택과 서포트 벡터 머신을 이용해서 해결한다. 본 논문에서 제안하는 시스템의 데이터 전처리 과정은 다섯 단계다. 전처리 단계에서 필터링 기반 특징 선택 방법인 분산 분석 기반 방식과 상호의존정보 기반 방식을 활용해 특징을 선택한다. 시뮬레이션 결과 입력 데이터의 특징을 그대로 이용하는 것보다 상호의존정보 기반 특징 선택을 이용하면 적은 입력 특징을 이용해 서포트 벡터 머신 기반 분류기로부터 더 높은 분류 성능을 얻어 낼 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.98-106
• /
• 2009

본 논문에서는 ultra mobile PC (UMPC) 및 휴대용 기기 시스템 같이 고속으로 동작하며 고해상도 저전력 및 소면적을 동시에 요구하는 16M-color low temperature Poly silicon (LTPS) thin film transistor liquid crystal display (TFT-LCD) 응용을 위한 1:12 MUX 기반의 1280-RGB $\times$ 800-Dot 70.78mW 0.13um CMOS LCD driver IC (LDI) 를 제안한다. 제안하는 LDI는 저항 열 구조를 사용하여 고해상도에서 전력 소모 및 면적을 최적화하였으며 column driver는 LDI 전체 면적을 최소화하기 위해 하나의 column driver가 12개의 채널을 구동하는 1:12 MUX 구조로 설계하였다. 또한 신호전압이 rail-to-rail로 동작하는 조건에서 높은 전압 이득과 낮은 소비전력을 얻기 위해 class-AB 증폭기 구조를 사용하였으며 고화질을 구현하기 위해 오프 셋과 출력편차의 영향을 최소화하였다 한편, 최소한의 MOS 트랜지스터 소자로 구현된 온도 및 전원전압에 독립적인 기준 전류 발생기를 제안하였으며, 저전력 설계를 위하여 차세대 시제품 칩의 source driver에 적용 가능한 새로운 구조의 slew enhancement기법을 추가적으로 제안하였다. 제안하는 시제품 LDI는 0.13um CMOS 공정으로 제작되었으며, 측정된 source driver 출력 정착 시간은 high에서 low 및 low에서 high 각각 1.016us, 1.072us의 수준을 보이며, source driver출력 전압 편차는 최대 11mV를 보인다. 시제품 LDI의 칩 면적은 $12,203um{\times}1500um$이며 전력 소모는 1.5V/5.5V 전원 저압에서 70.78mW이다.

• 한국인터넷방송통신학회논문지
• /
• 제21권3호
• /
• pp.183-191
• /
• 2021

비간섭 부하 모니터링은 사용자 에너지 소비량의 실시간 모니터링을 통해 가전기기의 사용량 예측 및 분류를 하는 기술로, 최근 에너지 절약의 수단으로 관심이 증가하고 있다. 본 논문에서는 GAF(Gramian angular field) 기반 1차원 시계열 데이터를 2차원 행렬로 변환하는 기법과, 합성곱 신경망(convolutional neural networks)을 결합해 사용자 전력 사용량 데이터로부터 가전기기를 예측하는 시스템을 제안한다. 학습을 위해 공개 가정용 전력 데이터인 REDD(residential energy disaggregation dataset)를 사용하고, GASF(Gramian angular summation field), GADF(Gramian angular difference field)의 분류 정확도를 확인한다. 시뮬레이션 결과, 이중 상태(on/off)를 가지는 가전기기에서 두 모델 모두 97%의 정확도를 보였고, 다중 상태를 가지는 기기에서 GASF는 95%로 GADF보다 3% 높은 정확도를 보임을 확인하였다. 차후 데이터의 량을 증가시키고 모델을 최적화해 정확도와 속도를 개선할 예정이다.

• 센서학회지
• /
• 제8권2호
• /
• pp.115-123
• /
• 1999

PSG(800nm)/$Si_3N_4$ (150nm)로 구성된 유전체 membrane 윗면에 heater와 감지전극을 등일면상에 동시에 형성하였다. 제작된 소자의 전체 면적은 $3.78{\times}3.78mm^2$이고, diaphragm의 면적은 $1.5{\times}1.5mm^2$이며, 감지막치 면적은 $0.24{\times}0.24mm^2$였다. 그리고 diaphragm내의 열분포 분석을 유한요소법을 이용하여 수행하였으며, 실제로 제작된 소자의 열분포와 비교하였다. 소비전력은 동작온도 $350^{\circ}C$에서 약 85mW였다. Sn 금속막을 상온과 $232^{\circ}C$의 두 가지 기판온도에서 열증착하였고, 이를 $650^{\circ}C$의 산소분위기에서 3시간 열산화함으로써 $SnO_2$ 감지막을 형성하였다. 그리고 이를 SEM과 XRD로 특성을 분석하였다. 제작된 소자에 대해서 온도 및 습도에 대한 감지막의 영향 및 부탄가스에 대한 반응특성도 조사하였다.