• 전기학회논문지
• /
• 제61권2호
• /
• pp.324-328
• /
• 2012

A recovered jitter of CDR(Clock and Data Recovery) Circuit based on Dual-loop DLL(Delay Locked Loop) for data recovery in high speed serial data communication is changed by depending on the input data and reference clock frequency. In this paper, 2-step DPC which has constant jitter performance for wide-range input frequency is proposed. The designed prototype 2-step CDR using proposed 2-step DPC has operation frequency between 200Mbps and 4Gbps. Average delay step of 2-step DPC is 10ps. Designed CDR circuit was tested with 0.18um CMOS process.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1990년도 한국자동제어학술회의논문집(국제학술편); KOEX, Seoul; 26-27 Oct. 1990
• /
• pp.1327-1331
• /
• 1990

A new dual loop controller using color LCD bar graphs with LED back lights has been developed. An optional memory card is used to load or save the controller configuration, which may be a preprogrammed standard package or a user-programmed configuration, in addition to the built-in functions ready for user selection. The bar-graph display is selectable for single-loop or dual-loop use. A high grade of self-tuning functions using a modeling technique is built-in as standard. The controller can accommodate optional plug-in modules for thermocouples, communication, etc. All the options are fully field upgradable.

• 한국정밀공학회지
• /
• 제16권3호통권96호
• /
• pp.154-163
• /
• 1999

In this paper, an ultra precision positioning system has been developed using dual servo loop control. For positioning system having long distance with ultra precision , the combination of global stage and micro stage was required. A servo motor based ball screw is used as a global stage and the piezo actuator as a micro stage. For the improvement of positional precision, the digital Chebyshev filter is implemented in the developed to dual servo system. Therefore, the positional repeatability has been achieved within ${\pm}$ 10 mm, and this technique can be applied to develop precision semiconductor equipments such as lithography steppers and probers.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.271-274
• /
• 1999

This paper proposes a simple architecture of digital dividing block in dual-modulus prescaler phase-locked loop used in the wireless communication. Proposed architecture eliminates a swallow counter in the conventional one and demonstrates the advantages in reducing the power consumption and the gate-counts. Therefore, it is suitable for small die area and low power applications. The circuit is designed in a standard 0.35${\mu}{\textrm}{m}$ CMOS process.

• 한국인공지능학회지
• /
• 제12권3호
• /
• pp.9-15
• /
• 2024

This paper addresses the critical need for quadcopters in GPS-denied indoor environments by proposing a novel attitude control mechanism that enables autonomous navigation without external guidance. Utilizing AR marker detection integrated with a dual PID controller algorithm, this system ensures accurate maneuvering and positioning of the quadcopter by compensating for the absence of GPS, a common limitation in indoor settings. This capability is paramount in environments where traditional navigation aids are ineffective, necessitating the use of quadcopters equipped with advanced sensors and control systems. The actual position and location of the quadcopter is achieved by AR marker detection technique with the image processing system. Moreover, in order to enhance the reliability of the attitude PID control, the dual closed loop control feedback PID control with dual update periods is suggested. With AR marker detection technique and autonomous attitude control, the proposed quadcopter system decreases the need of additional sensor and manual manipulation. The experimental results are demonstrated that the quadrotor's autonomous attitude control and operation with the dual closed loop control feedback PID controller with hierarchical (inner-loop and outer-loop) command update period is successfully performed under the non-GPS aided indoor environment and it enhanced the reliability of the attitude and the position PID controllers within 17 seconds. Therefore, it is concluded that the proposed attitude control mechanism is very suitable to GPS-denied indoor environments, which enables a quadcopter to autonomously navigate and hover without external guidance or control.

• Nuclear Engineering and Technology
• /
• 제56권8호
• /
• pp.3129-3138
• /
• 2024

The in-situ TEM irradiation experiments of zirconium alloy were conducted at 573 K, 673 K, and 773 K utilizing a 400 keV Kr + single beam and a 400 keV Kr+ and 30 keV He + dual beam. The results show that a large number of dislocation loops have been characterized in the matrix of the zirconium alloy under irradiation. With increasing the irradiation damage dose, some dislocation loops have reacted with one another to form a larger dislocation loop, which has finally formed dislocation lines or other defect structures. In zirconium alloys irradiated with Kr + single beam and Kr+ and He + dual-beam radiation, the proportion of <a> type dislocation loops with different Burgers vectors is essentially the same at low damage doses, but the proportion of interstitial type dislocation loops with the same Burgers vectors is obviously different. The amorphization of the second phase and the dissolution of the small-sized second phase were also pointed out. With the increase in temperature, the density of the dislocation loop in zirconium alloy gradually decreases, and the size of dislocation loop first increases and then decreases. Kr+ and He + dual beam irradiation increases the size of dislocation loops but decreases their density as compared with Kr + single beam irradiation.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.74-84
• /
• 2007

본 논문에서는 기존의 DLL 지연 시간 잠금 범위를 확장하기 위해 새로운 이중 루프 DLL을 제안하였다. 제안한 DLL은 Coarse_loop와 Fine_loop를 포함하고 있으며, 와부 클럭과 2개의 내부 클럭 사이의 초기 시간차를 비교하여 하나의 루프를 선택하여 동작하게 된다. 2개의 내부 클럭은 VCDL의 중간 출력 클럭과 최종 출력 클럭이며 두 클럭의 위상차는 $180^{\circ}$이다. 제안한 DLL은 일반적인 잠금 범위 밖에 있을 경우 Coarse_loop를 선택하여 잠금 범위 안으로 이전 시킨 후 Fine_loop에 의하여 잠금 상태가 일어난다. 따라서 제안한 DLL은 harmonic lock이 일어나지 않는 한 항상 안정적으로 잠금 과정이 일어날 수 있게 된다. 제안한 DLL이 사용하는 VCDL은 두 개의 제어 전압을 받아 지연 시간을 조절함으로 일반적인 다 적층 currentstarved 형태의 인버터 대신에 TG 트랜지스터를 이용하는 인버터를 사용하여 지연 셀을 구성하였다. 새로운 VCDL은 종래의 VCDL에 비하여 지연시간 범위가 더욱 확장되었으며, 따라서 제안한 DLL의 잠금 범위는 기존의 DLL의 잠금 범위보다 2배 이상 확장되었다. 본 논문에서 제안한 DLL 회로는 0.18um, 1.8V TSMC CMOS 라이브러리를 기본으로 하여 설계, 시뮬레이션 및 검증하였으며 동작 주파수 범위가 100MHz${\sim}$1GHz이다. 또한, 1GHz에서 제안한 DLL의 잠금 상태에서의 최대 위상 오차는 11.2ps로 높은 해상도를 가졌으며, 이때 소비 전력은 11.5mW로 측정되었다.

• 반도체디스플레이기술학회지
• /
• 제6권1호
• /
• pp.31-36
• /
• 2007

Effect of coulomb friction and backlash on the single loop position control has been studied for the precision position control. We have showed the limit cycle on the single loop system which used a ball screw that had the backlash. Also, we have made an inner loop with a classical velocity and torque controller which was forcing the current of d axis to be zero by using a permanent-magnet synchronous motor and composed the outer loop with linear encoder for sensing a position of the loader. Also, we have used least squares fit(LSF) observer for reducing noise when we got velocity from position outputs. We have shown a good result by using the dual loop through simulation and experiment.

• 한국정보통신학회논문지
• /
• 제20권4호
• /
• pp.819-825
• /
• 2016

본 논문에서는 기존의 위상 고정 루프를 병렬 형태로 이중 루프를 구성하였다. 두 개의 루프를 통해서 전달 특성에 따라 원하는 크기의 대역폭을 만든다. 대역 폭의 형태는 동작하는 주파수 대역에서 잡음을 최소화 할 수 있는 위상 고정 루프를 설계하였다. 제안한 위상고정루프는 두 가지 필터를 제어하기 위하여 두 개의 기울기 값을 가지는 전압제어 발진기를 사용하였다. 또한 정확한 위상 고정을 위하여 위상 고정 상태 표시기를 사용하였다. 전체적인 위상 고정 루프가 안정적인 동작하기 위하여 각 각의 루프가 각각 $58.2^{\circ}$, $49.4^{\circ}$의 위상 여유를 가지고 있으며 두 개의 루프를 합쳤을 때에도 $45^{\circ}$이상의 안정적인 위상 여유를 가지는 것을 확인 할 수 있다. 제안된 위상 고정 루프는 1.8V 0.18um CMOS 공정을 이용하여 설계 되었다. 시뮬레이션 결과는 이중 루프를 가지고 위상고정루프의 구조가 원하는 출력 주파수를 생성하며 안정적으로 동작하는 것을 보여 주었다.

• 한국통신학회논문지
• /
• 제27권2C호
• /
• pp.191-200
• /
• 2002

본 논문에서는 이중 루프 PLL을 이용한 IMT-2000용 주파수 합성기를 설계 및 제작하였다. 위상잡음 특성을 개선하기 위해서 기준 루프와 두 개의 루프로 나누고 기준루프에는 변형 클램프 형태의 전압제어 발진기와 루프 필터를 최적화 함으로서 위상잡음을 개선하고 메인 루프에는 동축형 유전체 공진기를 사용한 전압제어 발진기와 위상 검출기로 SPD(Sampling Phase Detector)를 사용함으로서 분주기의 사용을 없애고 개루프 이득을 크게 함으로서 위상잡음 특성을 개선하였다. 이렇게 제작된 주파수 합성기는 1.81GHz의 중심주파수에 가변범위는 158.5MHz이고 위상잡음은 100kHz offset에서 -120..66dB로 우수한 특성을 나타내었다.