• 전자공학회논문지
• /
• 제51권7호
• /
• pp.96-102
• /
• 2014

본 논문에서는 dual-rail data encoding방식을 적용하여 비동기식시스템을 설계할 때, 신호천이를 줄이고 소비전력을 줄이기 위하여 4-phase handshaking 프로토콜과 2-phase handshaking 프로토콜을 혼합한 dual-rail data encoding방식을 제안한다. 기존의 dual-rail data encoding 4-phase handshaking 프로토콜은 space state가 존재함으로 말미암아 신호 천이가 많이 발생하게 되고 많은 전력소비를 발생한다. 이론적으로 dual-rail data encoding 2-phase handshaking 프로토콜은 dual-rail data encoding 4-phase handshaking 프로토콜보다 빠르고 신호천이도 적지만 표준 라이브러리를 사용하여 설계할 수 없다. 제안하는 혼합형 dual-rail data encoding 방식의 성능을 평가하기 위하여 Adder블록, Multiplier블록, Latch를 포함한 benchmark회로를 설계를 설계하였다. Benchmark회로를 이용하여 시뮬레이션해본 결과, 제안하는 혼합형 dual-rail data encoding방식은 기존의 dual-rail data encoding 4-phase handshaking 프로토콜에 비해 35%이상 전력소비가 감소되는 결과를 얻었다.

• 아동학회지
• /
• 제11권1호
• /
• pp.45-57
• /
• 1990

The purpose of the present study was to investigate the age-related differences in recall and to assess effects of presentation modality, encoding condition and cue modality on recall in terms of encoding specificity principles and dual-coding theory. Eighty children in each of 3grades(first, third and fifth) were presented a 30-item set of pictures or words on cars for recall in a study-test procedure. The experiment was designed as a 3(age) x 2(presentation modality:picture or word) x 2(encoding condition:random or category) x 2(cue modality:picuture or word) factorial design. Statistical analyses were with four-way ANOVA and $Scheff\acute{e}$ test. It was concluded from these results that when the stimulus was presented by pictures, encoded by category and the cues were also presented by pictures, recall increased in all ages. These results were interpreted in terms of encoding specificity principles and dual-coding theory.

• 미생물학회지
• /
• 제38권4호
• /
• pp.239-239
• /
• 2002

• 정보과학회 논문지
• /
• 제44권10호
• /
• pp.1034-1044
• /
• 2017

본 연구에서는 추상 도달가능성 그래프(ARG) 기반의 소프트웨어 모델체킹에서 그래프 탐색전략을 설정할 수 있는 새로운 방법을 제시한다. ARG의 여러 실행 경로를 하나로 묶어 모델체킹 성능을 향상시키는 기법인 블록 인코딩(Block Encoding) 기법을 활용하는 경우 기존의 기법들은 인코딩 전의 ARG에서 인코딩을 효과적으로 수행할 수 있는 탐색전략만을 고려하였을 뿐 실제 모델체킹의 성능을 좌우할 수 있는 인코딩 후의 ARG에 대한 탐색전략을 고려하지 못하는 문제가 있었다. 본 연구에서는 기존 연구에서 제시된 탐색 기법을 사용하여 블록 인코딩을 효과적으로 수행하는 동시에 인코딩된 후의 ARG에 대한 탐색 순서를 고려할 수 있는 이중 탐색전략 기법을 제시한다. 또한 탐색 순서의 변화가 모델체킹의 성능에 미치는 영향을 확인하기 위하여 제시하는 기법을 오픈소스 모델체킹 도구에 구현하고 벤치마크 실험을 수행하였으며 탐색전략이 달라지면 모델체킹의 성능이 달라지는 현상을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.27-36
• /
• 2006

기존의 지연 무관 (Delay-Insensitive(DI)) 데이터 인코딩 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. GALS(Globally Asynchronous Locally Synchronous) 시스템과 같은 대규모 칩 설계 시에 많은 도선 수로 인해 발생할 수 있는 전력 소모와 설계 복잡성을 줄이기 위해, 의사지연 무관 (Quasi D디ay-Insensitive(QDI)) 모델에 기반하고, N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 인코더와 디코더 회로를 설계한다. 이 회로들은 전류모드 다치 논리 회로(Current-Mode Multiple Valued Logic(CMMVL))를 사용하여 설계되었으며, 도선수를 줄임으로써 파생되는 효율성을 검증하기 위해 0.25 um CMOS 공정에서 기존의 DI 인코딩 방식인 dual-rail 방식 및 1-of-4 방식과 delay-power product ($D{\ast}P$) 값 측면에서 비교하였다. HSPICE를 통한 모의실험 결과 4 mm 이상의 도선의 길이에서, dual-rail 방식과는 5 MHz의 data rate 이상에서, 1-of-4 방식과는 18 MHz의 data rate 이상에서 제안된 CMML 방식이 유리하였다. 또한, 긴 도선에 버퍼를 장착한 dual-rail 방식, 1-of-4방식과의 비교에서도 개선된 CMMVL 방식이 10 mm 도선, 32 비트 데이터 전송에서 각각 4 MHz, 25 MHz data rate 이상에서 최대 $57.7\%$와 $17.9\%$의 $D{\ast}P$ 값 감소 효과를 나타냈다.

• 정보보호학회논문지
• /
• 제26권6호
• /
• pp.1443-1454
• /
• 2016

하드웨어 기반의 Dual-rail Logic 스타일을 소프트웨어로 구현한 밸런스 인코딩 기법은 추가적인 저장 공간이 필요 없는 효과적인 부채널 분석 대응방법이다. 밸런스 인코딩 기법을 이용하여 암호 알고리즘을 구현하면 암호 알고리즘이 연산되는 동안 입력 값에 상관없이 비밀 정보를 포함하고 있는 중간 값은 항상 일정한 해밍 웨이트 및 해밍 디스턴스를 유지하게 되어 부채널 분석을 어렵게 만드는 효과가 있다. 그러나 기존 연구에서는 밸런스 인코딩 기법을 적용한 Constant XOR 연산만 제안되어 있어 PRINCE와 같이 XOR 연산만으로 구성이 가능한 암호 알고리즘에만 적용이 가능하다는 제한사항이 있다. 따라서 본 논문에서는 ARX 구조 기반의 다양한 대칭키 암호 알고리즘에도 적용이 가능하고, 효율적인 메모리 관리를 위해 Look-up table을 사용하지 않는 새로운 Constant AND, Constant Shift 연산 알고리즘을 최초로 제안하였으며, 상호 정보량 분석을 통해 안전성을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제45권2호
• /
• pp.1-5
• /
• 2008

LDPC 구조는 1개의 개수가 적은 구조의 패리티 체크 행렬을 구성하여도, H행렬의 역행렬을 구하는 과정 중에 가우시안 소거법으로 인하여 H 행렬은 1의 개수가 적은 성질이 없어지고 계산량도 블록 크기 당 $n^2$의 계산량이 요구되어지고 있다. 그러므로 LDPC 패리티 체크 행려인 H는 좀 더 효율적인 부호화에 초점을 두고 개발되고 있다. 본 논문에서는 edge-by-edge 방법으로 체크 노드와 심볼 노드사이를 연결하거나 연결선을 정하는 것으로 큰 girth를 가지는 Tanner 그래프를 구성할 수 있는 PEG 알고리즘을 변형 시킨 M-PEG를 패리티 체크 행렬인 H를 구성하고 좀 더 효율적으로 부호화기를 구성할 수 있도록 dual-diagonal 형태를 지니는 H를 구성한다.

• ETRI Journal
• /
• 제33권5호
• /
• pp.822-825
• /
• 2011

Level-encoded dual-rail (LEDR) has been widely used in onchip asynchronous interconnects supporting a 2-phase handshake protocol. However, it inevitably requires 2N wires for N-bit data transfers. Encoder and decoder circuits that perform an asynchronous 2-phase handshake protocol with only N wires for N-bit data transfers are presented for on-chip global interconnects. Their fundamentals are based on a ternary encoding scheme using current-mode multiple valued logics. Using 0.25 ${\mu}m$ CMOS technologies, the maximum reduction ratio of the proposed circuits, compared with LEDR in terms of power-delay product, was measured as 39.5% at a wire length of 10 mm and data rate of 100 MHz.

• 전기전자학회논문지
• /
• 제18권3호
• /
• pp.328-334
• /
• 2014

본 논문은 OFB(Output Feedback Block) 블록 암호화 알고리즘에 대한 광학적 암호화 및 복호화 시스템을 제안한다. 제안한 방식은 암호화 과정에 필요한 XOR 논리 연산을 구현하기 위해 이중 인코딩 기법을 사용한다. 또한, 제안된 암호화 시스템은 광 병렬처리의 특성상 데이터가 2차원으로 배열되어 매우 큰 암호키를 구현할 수 있기 때문에 기존의 전자적 OFB 방식보다 한층 더 암호강도가 증강된 암호화 시스템을 제공한다. 마지막으로, 제안한 방식을 검증하기 위해 컴퓨터 시뮬레이션을 통하여 암호화 및 복호화 과정을 보여준다. 그 결과, 제안한 광학적 OFB 암호화 시스템은 광학적인 고속성과 병렬성의 이점까지 포함하기 때문에 더욱 효율적이고 강력한 광학적 블록 암호화 시스템이 가능하다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.57-64
• /
• 2004

본 논문에서는 비동기식 회로 설계시 2선식(Dual-Rail) 코드를 사용할 때, 회로 구조에서 갖는 신호 천이를 줄여 소비전력을 감소시키는 RZ/NRZ 혼합 데이터 전송 방식을 제안한다. RZ 방식 2선식 코드는 비동기 회로 구현에 많이 사용되고 있으며, 고정 지연을 사용하는 단선구조와는 달리 데이터를 통하여 신호의 유효성을 판별할 수 있다 그러나, 단선 구조에 비해 많은 회로 면적과 모든 신호가 Return-to-Zero의 스위칭에 의해 전력 소비를 가져오므로, 신호 천이의 수를 감소시킬 필요가 있다. 본 논문에서는 RZ/NRZ 방식을 제안하여 스위칭을 약 50% 감소시키며 소비전력을 비교한 결과, 기존의 2선식에 비해 약 23% 정도 감소하는 결과를 얻었다.