• 융합신호처리학회논문지
• /
• 제5권1호
• /
• pp.60-65
• /
• 2004

고주파 유도 가열 시스템에서 철과 같은 물체를 가열하게 되면, 가열된 금속이 큐리점 부근에서 전기적인 임피던스가 급격하게 변화하는 특징을 가지는 시변 시스템이 된다. 또한 부하 임피던스가 변화함에 따라 시스템의 부하 공진 주파수가 달라지므로 해서 시스템의 효율이 감소하는 문제점이 있었다. 그리고, 피가열 물체의 용융이나 삽입 상태에 따른 시스템의 단락 현상으로 인해 시스템이 파괴되는 문제점이 있었다. 본 논문에서는 이런 문제점을 해결하기 위한 방법으로 PLL에 의한 부하 공진 주파수를 추종하면서 스위칭 손실을 줄이고, 시변 부하에 대한 유도 가열시 큐리점 부근의 급격한 부하 임피던스 변화에도 안정된 정전력 제어가 가능할 뿐 아니라 대전력용에 적합하고, 단락현상으로부터 시스템을 보호하는 병렬 공진형 인버터 시스템에 적용되는 퍼지논리 제어기를 설계하였다.

• Journal of Power Electronics
• /
• 제15권1호
• /
• pp.216-226
• /
• 2015

Grid synchronization is one of the key techniques for the grid-connected power converters used in distributed power generation systems. In order to achieve fast and accurate grid synchronization, a new phase locked loop (PLL) is proposed on the basis of the complex filter matrixes (CFM) orthogonal signal generator (OSG) crossing-decoupling method. By combining first-order complex filters with relation matrixes of positive and negative sequence voltage components, the OSG is designed to extract specific frequency orthogonal signals. Then, the OSG mathematical model is built in the frequency-domain and time-domain to analyze the spectral characteristics. Moreover, a crossing-decoupling method is suggested to decouple the fundamental voltage. From the eigenvalue analysis point of view, the stability and dynamic performance of the new PLL method is evaluated. Meanwhile, the digital implementation method is also provided. Finally, the effectiveness of the proposed method is verified by experiments under unbalanced and distorted grid voltage conditions.

• 대한전자공학회논문지SD
• /
• 제49권7호
• /
• pp.23-29
• /
• 2012

디지털 PLL의 핵심블록이 되는 디지털 제어 발진기를 LC 구조를 기반으로 설계하고 $0.18{\mu}m$ RF CMOS 공정을 사용하여 제작하였다. 2개의 교차쌍 구조의 NMOS 코어를 이용하여 광대역 특성을 구현하였으며, PMOS 배랙터쌍을 이용하여 수 aF의 작은 캐패시터값의 변화를 얻을 수 있었다. 캐패시터 축퇴 기법을 사용하여 캐패시턴스 값을 감소시키어 고해상도 주파수 특성을 구현하였다. 또한, 노이즈 필터링 기법을 바이어스 회로 등에 적용하여 위상잡음에 강한 구조로 설계를 하였다. 측정결과 중심주파수 2.7GHz에서 2.5GHz의 주파수 대역의 출력이 가능하였으며 2.9 ~ 7.1kHz의 높은 주파수해상도를 얻을 수 있었다. 미세튜닝범위와 코어의 전류 바이어스는 4개의 PMOS 배열을 통하여 제어가 가능하도록 하여 유연성을 높였다. 1.8V 전원에서 전류는 17~26mA 정도를 소모하였다. 설계한 DCO는 다양한 통신시스템에 응용이 가능하다.

• 한국정보통신학회논문지
• /
• 제22권8호
• /
• pp.1099-1106
• /
• 2018

본 논문은 장거리 다기능레이더용 주파수합성기 개발에 관한 것으로 다기능레이더 체계의 기능 및 성능을 보장하기 위해 필요한 주파수합성기 성능지표를 도출하고 분석하였다. 다기능레이더는 위상배열 전자 스캔 방식을 적용한 레이더체계이고, 주파수합성기는 STALO를 포함하여 다기능레이더에 필요한 다양한 주파수신호를 합성하는 역할을 수행한다. 다기능레이더 요구사항 분석을 통해 최적의 주파수합성 방식을 선택하고, 회로크기를 포함한 성능 및 기능을 최적화하였다. 도출된 MFR용 주파수합성기 개발규격을 만족하기 위해 DDS-driven Offset-PLL(Phase Locked Loop) 방식을 사용하여 낮은 위상 잡음과 빠른 주파수 고정 시간, 우수한 불요파 특성을 갖는 주파수 합성기를 설계 및 제작하였다. 제작된 다기능 레이더용 주파수합성기는 위상잡음 -131dBc/Hz@100kHz 이하, 주파수 고정시간 $4.1{\mu}s$ 이하의 성능을 측정하였다.

• 한국통신학회논문지
• /
• 제16권10호
• /
• pp.914-924
• /
• 1991

랜덤한 주파수도약을 실현하기 위해 기존의 PLL(Phase Locked Loop)방식이 많이 사용 되었으나 locking time이 소요되는바, 출력주파수의 졍현파형을 직접 합성하는 직접 디지털 주파수 합성방식을 이용하여 이러한 단점을 없앨 수 있으나. 기존의 위상누적 방식을 이용한 직접 디지털 주파수 합성방식에서는 합성 파형상에 위상 왜곡이 수반되어 불요잡음이 크게 나타났다. 이러한 단점을 개선하기 위해 위상누적 방식에 관한 이론을 고찰하고 새로운 방식의 이론식을 유도하여 이에 적합한 시스템을 구성하였다. 또한 합성된 출력주파수의 정현파형에 대한 스펙트럼 분석과 PN(pseudo Noise)부호를 사용한 순시적인 주파수 도약상태의 확인 결과, 기존의 위상누적 방식보다 불요잡음 전력레벨이 10~25dB 줄고 주파수 대역도 420kHz까지 확장 가능함을 알았다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.577-583
• /
• 2022

위상고정루프에 대해 선형 위상-도메인 모델링을 진행하여 시스템의 안정성을 고려한 각 블록의 설계 매개 변수들을 설정한 이후 빠른 동작 특성을 확인하기 위해 Verilog-HDL 기반의 모델링을 수행할 수 있다. 이때 단순한 동작 특성뿐 아니라 위상잡음 및 비선형 특성까지 모델링에 반영할 수 있는데, 본 논문에서는 디지털-시간 변환기(DTC)의 비선형 특성 및 디지털 조정 발진기(DCO)의 위상잡음 모델링을 추가로 소개한다. 동작 모델을 사용하여 시스템 레벨의 설계를 마치면 시간-도메인 영역에서 과도 응답 시뮬레이션을 진행하여 설계 타당성을 확인할 수 있으며, 출력 신호 결과를 위상잡음 그래프로 나타내어 이를 이상적인 위상잡음 그래프와 비교함으로써 동작과 성능에 대한 검증이 가능함을 나타내었다. 시간-도메인 영역에서 시뮬레이션 소요시간 비교를 위해 TSMC 0.18-㎛ 공정을 사용한 아날로그 위상고정루프의 설계 결과와 비교하였으며, 6 us의 과도 응답 해석을 진행했을 때 1.43초로 트랜지스터 레벨의 아날로그 설계 방식(692초) 대비 484배 빠른 시뮬레이션 시간을 나타내었다.

• 한국정보통신학회논문지
• /
• 제13권8호
• /
• pp.1543-1548
• /
• 2009

본 논문에서는 주파수 도약 대역 확산시스템에서 빠른 주파수 도약 패턴을 발생시키며 이에 따른 수신기 동기회로에 관한 연구이다. 고속의 PN 초기동기를 달성하기 위한 정합필터 방식에서 기존의 동기회로 구조로부터 상관기의 개수를 2개로 줄이고 초기동기를 위한 짧은 도약패턴(hoping prefix)을 몇 개의 부 패턴(sub prefix)으로 나눈다. 각기 상이한 주파수 도약패턴에 의하여 PN코드 시작시각에 대한 정보를 보내 이 정보를 이용하여 빠른 동기 획득을 이루게 하며 검출의 신뢰도를 높일 수 있는 고속의 초기동기 회로를 제안하였다. 또한 디지털 주파수 합성기를 사용하여 빠른 주파수 도약을 위한 PLL 구현이 가능함을 분석하였다. 즉, 주파수 스텝(${\Delta}f$)이 1.5MHz이상이면 settling 시간이 $30{\mu}s$정도가 되므로 빠른 주파수 도약을 위한 PLL의 구현이 가능함을 보였다. 결국 동기시간 단축에 있어서 가장 큰 영향을 미치는 것은 주파수 합성기의 빠른 주파수 획득시간과 동기회로의 초기동기 획득시간임을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제7권2호
• /
• pp.194-200
• /
• 2003

본 논문에서는 주파수 도약 대역확산시스템에서 널리 적용되는 FSK복조기를 설계하고 실험 결과를 분석하였다. FSK 복조회로에 있어서 가장 중요한 부분인 ADPLL의 성능을 소프트웨어를 이용하여 분석하였다. 이 분석을 토대로 Altera사에서 제공하는 Maxplus-II 툴을 이용하여 각 구성 회로를 설계하였으며 EPM7064SLC44-10 chip으로 집적화 하였다. 시뮬레이션 결과와 구현된 회로의 특성을 비교 분석하였다. 결과에 있어서 PLL의 시상수는 약 2${\mu}\textrm{s}$의 차이가 발생하였다. 이 차이는 FSK복조회로에 있어서는 큰 영향을 주지 않는다. 실험결과를 보면 FSK 변조된 신호는 기준 신호와 위상 차가 180$^{\circ}$인 경우에도 설계된 회로에 의해 잘 복조 됨을 관찰할 수 있었다.

• 전자공학회논문지SC
• /
• 제37권2호
• /
• pp.77-84
• /
• 2000

본 논문에서는 51.84Mbps의 전송 속도를 갖고, 16-QAM 변조방식을 사용하는 VDSL(고속 디지털 가입자 루프) 시스템에서, 전송 신호 주파수 스펙트럼의 밴드-에지 성분을 최대화함으로써 심볼 클록(12.96㎒)을 복원하는 방식에 대해 논의한다〔1〕. 디지털 방식의 PLL에서 여러 가지 특성들이 조사되었으며, NCO(Numerically Controlled Oscillator)에서 사용하는 룩-업 테이블의 효율적인 설계 방식을 제시하였다.

• 한국군사과학기술학회지
• /
• 제9권3호
• /
• pp.116-122
• /
• 2006

A fast scan digital-IF FFT receiver at the radio communication band is presented for spectrum monitoring applications. It is composed of three parts: RF front-end, fast LO board, and signal processing board. It has about 19GHz/s scan rate, multi frequency resolution from 10kHz to 2.5kHz, and high sensitivity of below -99dBm. The design and performance analysis of the digital-IF FFT receiver are presented.