• 융합신호처리학회논문지
• /
• 제19권4호
• /
• pp.186-191
• /
• 2018

정보화 시대의 사회로 발전하며 4차 산업혁명의 영향이 커짐에 따라 수많은 전자장비와 센서들이 산업 현장에서 사용되고 있다. 그에 따라 데이터 전송 과정에서 발생하는 신호처리의 중요성이 증가되었으며, 여러 가지 원인으로 발생하는 잡음의 제거와 센서 출력 안정화에 대한 기술이 요구되고 있다. 본 논문에서는 가속도 센서의 출력을 안정화하며 잡음 성분을 효과적으로 제거하기 위한 디지털 필터 알고리즘을 제안하였다. 제안한 알고리즘은 출력의 안정화를 위해 우선 가우시안 계수를 적용하여 기준치를 구하였다. 그리고 센서 출력의 특성을 보존하기 위하여 분산에 따른 가중치를 기준치에 가감하여 최종 출력을 구한다. 제안한 알고리즘의 평가를 위해 기존의 방법들과 비교하였으며, 출력 특성을 통해 성능을 확인하였다.

• 전력전자학회논문지
• /
• 제10권3호
• /
• pp.290-295
• /
• 2005

전동기 위치 또는 속도를 측정하기 위하여 많이 사용되고 있는 증분형 엔코더의 출력신호는 고주파 디지털 신호로 PWM 인버터 등 전력용반도체 회로의 스위칭에 의하여 발생되는 전자파에 많은 영향을 받으며, 이 엔코더 출력신호에 포함한 노이즈는 일반적인 저역필터로 제거하기 힘들다. 본 논문에서는 엔코더 신호에 포함된 노이즈 성분을 완전히 제거할 수 있는 엔코더 출력신호 노이즈 제거용 디지털 필터회로를 개발하였다. 노이즈의 특성 즉 노이즈 주파수에 따라 필터내의 카운터 값 및 입력 클럭의 주파수를 쉽게 변경시킬 수 있으므로 어떤 노이즈 성분도 거의 완벽하게 노이즈를 제거할 수 있다. 시뮬레이션 및 실험을 통하여 이 디지털 필터의 성능을 확인하였다.

• Journal of Electrical Engineering and Technology
• /
• 제12권4호
• /
• pp.1529-1536
• /
• 2017

A digital dual-channel interleaved phase-shift full-bridge converter is investigated in this paper, and its topology and principle are analyzed. To realize current sharing and stabilize the output voltage, a controller with current sharing loop and closed voltage loop is employed. In addition, current sharing will increase the output current fluctuation and a new digital interleaved driving technology is proposed to reduce the output current ripple. To verify the analysis, simulation and experiments are carried out, which shows the effectiveness of the proposed control strategies.

• Journal of Power Electronics
• /
• 제10권3호
• /
• pp.245-250
• /
• 2010

Input-series-output-parallel (ISOP) converters consisting of multiple modular DC/DC converters can enable low voltage rating switches to be used under high voltage input applications. This paper presents a digital control strategy, which can achieve equal sharing of input voltage for a modular ISOP system consisting of two-transistor forward DC/DC converters by forcing the input voltages of neighboring modules to be equal. The proposed scheme is analyzed using small signals analysis based on the state space average method. The performance of the proposed control strategy is verified with an experimental prototype of an ISOP converter made up of three two-switch forward converters.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 B
• /
• pp.585-587
• /
• 1998

It is suggested that the PWM inverter is controlled by Digital Software Programming. VVVF(Variable Voltage Variable Frequency) inverter control being used by PWM control for driving the motor with speed-varying, makes the PWM pattern with calculating the output voltage and frequency, and with controlling the carrier and signal, so actually this method is difficult to correspond with driving the motor by using voltage-varying and frequency-varying. Therefore this research suggested the new algorithm controlled by micro processor which is already stored by various PWM form of output voltage by using fundamental data of the carrier and signal. The PWM wave can be controlled with real time by using extra hardware and digital software and to speed up program processing, the control signals to switch the power semi-conductor of three phase PWM inverter, simultaneously use the output signal by microprocessor and extra hardware, and control signal by software. In the end, this method was proved by applying to Three Phase Voltage-type Inverter.

• ETRI Journal
• /
• 제42권5호
• /
• pp.790-798
• /
• 2020

Herein, a low-ripple coarse-fine digital low-dropout regulator (D-LDO) without ringing in the transient state is proposed. Conventional D-LDO suffers from a ringing problem when settling the output voltage at a large load transition, which increases the settling time. The proposed D-LDO removes the ringing and reduces the settling time using an auxiliary power stage which adjusts its output current to a load current in the transient state. It also achieves a low output ripple voltage using a comparator with a complete comparison signal. The proposed D-LDO was fabricated using a 65-nm CMOS process with an area of 0.0056 μ㎡. The undershoot and overshoot were 47 mV and 23 mV, respectively, when the load current was changed from 10 mA to 100 mA within an edge time of 20 ns. The settling time decreased from 2.1 ㎲ to 130 ns and the ripple voltage was 3 mV with a quiescent current of 75 ㎂.

• 한국통신학회논문지
• /
• 제17권9호
• /
• pp.909-917
• /
• 1992

본 논문은 출력 오차 분산(分散)를 갖는 상태공간(狀態空間) 디지털 필터의 실현(實現)을 제안하였다. 이 앨고리즘은 가중함수(加重函數)에 의해서 선형 시불변 시스템내의 가제어성 및 가관측성 gramian을 변화시키는 것이며, 상태공간(常態空間) 계수 변동에 대한 출력 오차 분산(分散)을 줄임으로써 디지털 필터의 성능을 개선할 수 있다. 수치예에서, 본 앨고리즘 구조는 다른 4가지 구조(표준형, 병열형, 통계적감도형, 평형형) 보다 더 적은 출력오차 분산(分散)을 갖는 것을 알았다.

• 전자공학회논문지S
• /
• 제35S권11호
• /
• pp.96-105
• /
• 1998

비선형 시스템 출력 조절기의 디지털 구현시에 고려해야 할 샘플링 영향을 조사하였다. 조사결과, 선형 시스템에서와 마찬가지로 '출력 조절됨'은 보존되나, 일반적으로 '출력 조절 가능성'은 보존되지 않음이 밝혀졌다. 또한, 출력 조절 가능성이 보존되는 것을 쉽게 판별할 수 있는 비선형 시스템의 어떤 종류를 파악하였다. 이러한 결과는 일반적으로 연속시간 비선형 시스템에서 설계된 출력 조절기를 이산화하여 얻은 디지털 출력 조절기는 샘플링 시간에 대해 1차 근사에 불구함을 알려준다. 따라서, 이 결과는 일반적으로 보다 개선된 근사 샘플치 비선형 출력 조절기를 구할 필요가 있다는 것을 암시한다.

• Journal of Power Electronics
• /
• 제12권1호
• /
• pp.98-103
• /
• 2012

This paper presents a digital pulse width modulator (DPWM) with a reduced digital modulation delay (a transport delay of the modulator) during the transient response of power converters. During the transient response operation of a power converter, as a result of dynamic variations such as load step-up or step-down, the closed loop controller will continuously adjust the duty cycle in order to regulate the output voltage. The larger the modulation delays, the larger the undesired output voltage deviation from the reference point. The three conventional DPWM techniques exhibit significant leading-edge and/or trailing-edge modulation delays. The DPWM technique proposed in this paper, which results in modulation delay reductions, is discussed, experimentally tested and compared with conventional modulation techniques.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.970-973
• /
• 2003

Abstract An idea to redce the direct-path short circuit current of the CMOS digital integrated circuit is present. The sample circuit model of the CMOS digital circuit is the CMOS current-control digital output driver circuit, which are also suitable for the low voltage supply integrated circuits as the simple digital inverter, are present in this title. The circuit consists of active MOS load as the current control source, which construct from the saturated n-channel and p-channel MOSFET and the general CMOS inverter circuits. The saturated MOSFET bias can control the output current and the frequency response of the circuit. The experimental results show that lower short circuit current control can make the lower frequency response of the circuit.