• 융합신호처리학회논문지
• /
• 제9권1호
• /
• pp.54-61
• /
• 2008

본 논문에서는 디지털 신호를 실시간으로 처리하기 인한 TIQ 방식의 Flash 6-bit ADC 회로를 설계하였다. 새로운 논리회로 설계나 소자들의 근접 배치로 ADC의 속도를 향상시키는 대신에 새로운 코드를 이용하여 DSP의 처리능력을 높이도록 하였다. 제안한 코드는 ADC의 출력으로 이진수를 세공하지 않고 2와 3진법을 동시에 사용하는 Double Base Number System(DBNS)방법이다. 전압은 기존의 이진수를 표시하는 방법과 동일하지만, 밑수로 2와 3의 두개를 동시에 사용하여 합의 형태로 표현하는 방법이다. DBNS 표현법은 곱셈기와 가산기를 이용하지 않고 연산을 좌우로 이동하여 연산을 신속히 처리할 수 있다. 디지털 신호처리에서 사용하는 DBNS는 합의 수가 적도록 Canonical 표현을 구하는 알고리즘을 사용하지만, A/D 변환기에서는 Fan-In 문제가 발생하여 균일한 분포를 이루도록 하는 새로운 알고리즘을 개발하였다. HSPICE를 이용한 ADC의 시뮬레이션 결과 0.18um 공정에서 최고 동작속도는 1.6 GSPS이며 최대 소비전력은 38.71mW이였다.

• 디지털콘텐츠학회 논문지
• /
• 제2권1호
• /
• pp.51-61
• /
• 2001

퍼지 제어기(FLC)는 고전적인 제어기 보다 외란에 강하고 초기치에 대한 과도응답도 우수할 뿐만 아니라 시스템의 수학적 모델과 파라메터 값을 알지 못하더라도 적절한 제어가 가능하다. 그러나 퍼지 제어기의 제어 규칙 생성은 전문가의 경험과 일단 결정된 제어 규칙은 고정됨으로 인해 제어 시스템의 환경변화에 적응할 수 없는 한계성이 있다. 또한 제어기의 출력값은 미세한 오차를 가지곤 있어 정확한 목표 값에 수렴할 수 없다. 이러한 미세한 오차를 없애기 위하여 여러 가지 방법이 연구되고 있는데, 본 논문에서는 FLC에 NN(Neural Network)과 GA(Genetic Algorithm)를 결합한 GA-FNNIC(유전알고리즘-퍼지 신경망 지능 제어기 : Genetic Algorithm - Fuzzy Neural network Intelligence Controller)를 제안한다. 제안된 GA-FNNIC와 FLC 제어기 간의 출력 특성, 수렴속도, 과도특성과 상승시간에 대해 비교 분석하고, 최종적으로 본 GA-FNNIC가 오차없이 목표치에 정확하게 수렴하는 것을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제18권1호
• /
• pp.11-19
• /
• 2013

자율적인 다개체 모바일 로봇 시스템에 관해 경로 계획과 충돌회피는 중요한 기능이며 동시에 협력과 협동적으로 주어진 일을 수행하는데 필요한 기능이다. 본 논문에서는 이러한 중요하고도 도전적인 문제를 다룬다. 제안된 방법은 포텐셜 필드 방법과 퍼지로직 시스템에 기반을 두고 있다. 첫째로, 전역경로 계획은 포텐셜 필드를 이용하여 로봇이 목적지까지 가는데 비용을 최소화할 수 있는 경로를 선택한다. 그러고 나서 지역경로 계획은 퍼지로직 시스템을 이용하여 정적이거나 동적인 장애물과의 충돌을 피하기 위해 전역경로에서 경로를 변경시킨다. 본 논문에서는 각각의 로봇은 독립적으로 목적지를 선택하며 동시에 다른 로봇은 동적인 장애물로 고려한다. 또한 장애물의 움직임을 예측할 필요도 없다. 이러한 과정은 각각의 로봇이 해당되는 목적지를 찾을 때 까지 지속된다. 이 방법을 테스트하기 위해 자율 다개체 로봇 시뮬레이터(AMMRS)를 개발했으며 시뮬레이션과 실험기반의 결과물을 제공한다. 본 결과는 다개체 모바일 로봇 시스템에 대하여 경로계획과 충돌회피 전략이 효율적이며 유용하다는 것을 보인다.

• ETRI Journal
• /
• 제35권3호
• /
• pp.448-458
• /
• 2013

This paper presents a generalized post-processing technique for enhancing the pseudorandomness of digital chaotic oscillators through a nonlinear XOR-based operation with rotation and feedback. The technique allows full utilization of the chaotic output as pseudorandom number generators and improves throughput without a significant area penalty. Digital design of a third-order chaotic system with maximum function nonlinearity is presented with verified chaotic dynamics. The proposed post-processing technique eliminates statistical degradation in all output bits, thus maximizing throughput compared to other processing techniques. Furthermore, the technique is applied to several fully digital chaotic oscillators with performance surpassing previously reported systems in the literature. The enhancement in the randomness is further examined in a simple image encryption application resulting in a better security performance. The system is verified through experiment on a Xilinx Virtex 4 FPGA with throughput up to 15.44 Gbit/s and logic utilization less than 0.84% for 32-bit implementations.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.1012-1015
• /
• 2003

Recently technologies have created new principle and theory but the PID control system remains its popularity as the PID controller contains simple structure, including maintenance and parameter adjustment being so simple. The adjust parameter of PID to achieve best response of process which be using time and may be error if user are not expert. Nowadays this problem was solved by develop PID controller which can analysis and auto tune parameter are appropriate with process which used principle of Ziegler ? Nichols but it are expensive and designed for each task. Thus, this paper proposes auto tune PID based on FPGA by use principle of Dahlin which maximum overshoot not over 5 percentages and do not fine tuning again. It have performance in control process are neighboring controller in industrial and simple to use. Especially, It can use various process and low price. The auto tune digital PID processor embedded on chip FPGA XC2S50-5tq-144. The digital PID processor was designed by fundamental PID equation which architectures including multiplier, adder, subtracter and some other logic gate. It was verified by control model of temperature control system.

• 전기학회논문지P
• /
• 제59권2호
• /
• pp.179-184
• /
• 2010

The digital substation automation system has contributed hugely to increasing the stability of power systems by providing not only protection and control of power systems but diagnostic features alongside them. Digital substation automation systems in the scale of substations consist of integrated operation systems and intelligent electronic devices. The main intelligent electronic devices currently in use are digital protection relays and the bay controllers in Gas insulated switchgears. Proficiently accomplishing the coordination of protection within the power system as a means of ensuring reliability and contriving for the stability of power supply through connection of function, the application of bay controllers is crucial, which collectively manage the protection relay at the bay level in order to achieve both. In this research, the bay controllers to be used in high-voltage Gas insulated switchgear has been localized, and in particular, the logic function and editor required in order to minimize the complicated hardware-like cable connections in the local panel have been developed. In addition, to ensure the strength and reliability of the bay controller hardware developed herein, the type tests from KERI have been successfully completed.

• Journal of Electrical Engineering and Technology
• /
• 제3권1호
• /
• pp.43-51
• /
• 2008

Evolutionary Algorithms (EAs) cover all the applications involving the use of Evolutionary Computation in electronic system design. It is largely applied to complex optimization problems. EAs introduce a new idea for automatic design of electronic systems; instead of imagine model, ions, and conventional techniques, it uses search algorithm to design a circuit. In this paper, a method for automatic optimization of the digital circuit design method has been introduced. This method is based on randomized search techniques mimicking natural genetic evolution. The proposed method is an iterative procedure that consists of a constant-size population of individuals, each one encoding a possible solution in a given problem space. The structure of the circuit is encoded into a one-dimensional genotype as represented by a finite string of bits. A number of bit strings is used to represent the wires connection between the level and 7 types of possible logic gates; XOR, XNOR, NAND, NOR, AND, OR, NOT 1, and NOT 2. The structure of gates are arranged in an $m{\times}n$ matrix form in which m is the number of input variables.

• 천문학회지
• /
• 제29권spc1호
• /
• pp.389-390
• /
• 1996

The CCDs are widely used in astronomical observations either in direct imaging use or spectroscopic mode. However, the areas of available sensors are too small for large imaging format. One possibility to obtain large detection area is to assemble mosaics of CCD, and drive them simultaneously. Parallel driving of many CCDs together rules out the possibility of individual tuning; however, such optimisation is very important, when the ultimate low light level performance is required, particularly for new, or mixed devices. In this work, a new concept is explored for an entirely novel approach, where the drive waveforms are multiplexed and interleaved. This simultaneously reduces the number of leadout connections and permits individual optimisation efficiently. The digital controller can be designed within a single EPLD (Erasable Programmable Logic Device) chip produced by a CAD software package, where most of the digital controller circuits are integrated. This method can minimise the component. count., and improve the system efficiency greatly, based on earlier works by Han et a1. (1996, 1994). The system software has an open architecture to permit convenient modification by the user, to fit their specific purposes. Some variable system control parameters can be selected by a user with a wider range of choice. The digital controller design concept allows great flexibility of system parameters by the software, specifically for the compatibility to deal with any number of mixed CCDs, and in any format, within the practical limit.

• 전자공학회논문지 IE
• /
• 제45권3호
• /
• pp.5-12
• /
• 2008

디지털 논리회로의 테스트 데이터와 전력소비를 단축시킬 수 있는 효율적인 테스트 방법을 제안한다. 제안 하는 테스트 방법은 테스트장비내의 테스트 데이터 저장 공간을 줄이는 하이브리드 run-length 인코딩 벙법에 기초하고, 수정된 Bus-invert 코딩 방법과 스캔 셀 설계를 제안하여, 스캔 동작시의 개선된 전력 단축효과를 가져온다. ISCAS'89 벤치마크 회로의 실험결과 고장 검출율의 저하 없이 평균 전력은 96.7%, 피크전력은 84%의 단축을 보이며 테스트 데이터는 기존 방법보다 78.2%의 압축을 갖는다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.66.1-66.1
• /
• 2012

Although all printed cost-less radio frequency identification (RFID) tags have been considered as a core tool for bringing up a ubiquitous society, the difficulties in integrating thin film transistors (TFTs), diodes and capacitors on plastic foils using a single in-line printing method nullify their roles for the realization of the ubiquitous society1,2. To prove the concept of all printed cost-less RFID tag, the practical degree of the integration of those devices on the plastic foils should be successfully printed to demonstrate multi bit RFID tag. The tag contains key device units such as 13.56 MHz modulating TFT, digital logic gates and 13.56 MHz rectifier to generate and transfer multi bit digital codes via a wireless communication (13.56 MHz). However, those key devices have never been integrated on the plastic foils using printing method yet because the electrical fluctuation of fully printed TFTs and diodes on plastic foils could not be controlled to show the function of desired devices. In this work, fully gravure printing process in printing 13.56 MHz operated 32 bit RFID tags on plastic foils has been demonstrated for the first time to prove all printed RFID tags on plastic foils can wirelessly generate and transfer 32 bit digital codes using the radio frequency of 13.56 MHz. This result proved that the electrical fluctuations of printed TFTs and diodes on plastic foils should be controlled in the range of maximum 20% to properly operate 32 bit RFID tags.