• Journal of Electrical Engineering and Technology
• /
• 제9권1호
• /
• pp.301-306
• /
• 2014

We proposed a new PCB-type 'common-mode current($I_c$) and differential-mode current($I_d$) detector' working for fast detection of $I_c$ and $I_d$ from the differential-mode signaling, with miniaturization effect and possibility of cheaper fabrication. In order to realize this device, we suggest a branch-line-coupler balun having a composite right- and left-handed(CRLH) one-layer microstrip phase-shifting line as compact as roughly ${\lambda}_g/14$. The presented balun obviously is different from the conventional bent-&-folded delay lines or slits on the ground for coupling the lines on the top and bottom dielectrics. As we connect the suggested balun output ports of the differential-mode signal lines via the through-port named U and coupled-port named L, $I_c$ and $I_d$ will appear at port ${\Delta}$ and port ${\Sigma}$ of the present device, in order. The validity of the design scheme is verified by the circuit-and numerical electromagnetic analyses, and the dispersion curve proving the metamaterial characteristics of the geometry. Besides, the examples of the $I_c$ and $I_d$ indicator are observed as the even and odd modes in differential-mode signal feeding. Also, the proposed device is shown to be very compact, compared with the conventional structure.

• 한국항공우주학회지
• /
• 제33권4호
• /
• pp.47-56
• /
• 2005

무인기의 INS/GPS/기압고도계 결합항법 시스템에서 수직채널감쇠루프를 사용하여 고도 오차를 보정할 때 비행 고도의 오차를 감소시키기 위해서 기압고도계의 정밀도를 향상시켜야한다. 피토정압관을 사용하여 기압 고도를 측정할 때 비행 속도와 자세 등의 변화에 따라 피토정압관 주위의 압력이 변하여 정압 오차에 의한 기압 고도의 오차를 유발한다. 정압 오차를 보정하기 위하여 풍동 시험과 CFD, 비행 시험 등의 자료를 이용하여 피토정압관 측정 압력의 변화를 분석하고 받음각과 비행 속도에 따른 압력 오차의 모델을 수립하였다. 비행 속도 변화에 의한 오차를 보정하기 위하여 피토정압관의 차압과 차압/정압 비를 사용한 두 가지 오차 모델에 대하여 압력 섭동에 대한 민감도 해석을 하였고 비행 시험에 적용하여 차압/정압 비를 사용한 모델이 고고도 비행 특성이 우수하다는 결론을 얻었다.

• 한국통신학회논문지
• /
• 제27권4A호
• /
• pp.291-300
• /
• 2002

본 논문에서는 우리나라 128 비트 블록 암호 알고리즘 표준인 SEED와 유사한 구조를 가지는 암호방식에서 최적화한 S 박스와 G 함수를 구성하는 방식을 제안한다. S 박스는 비선형 함수와 아편변환으로 구성한다. 비선형함수는 차분공격과 선형공격에 강한 특성을 가지며, '0'과 '1'을 제외하고 입력과 출력이 같은 고정점과 출력이 입력의 1의 보수가 되는 역고정점을 가지지 않는 GF(2$^{8}$ ) 상의 역수로 구성한다. 아핀변환은 입력과 출력간의 상관을 최저로 하면서 고정점과 역고정점이 없도록 구성한다. G 함수는 4개의 S 박스 출력을 GF(2$_{8}$ ) 상의 4$\times$4 행렬식을 사용하여 확산선형변환한다. G 함수는 MDS(Maximum Distance Separable) 코드를 생성하구 SAC(Strict Avalanche Criterion)를 만족하고, 고정점과 역고정점 및 출력이 입력의 2의 보수가 되는 약한 입력이 없으며, 하드웨어 구현이 용이하도록 구성한다. 본 논문에서 제안한 S 박스와 G 함수는 차분공격과 선형공격에 강하고, 약한 입력이 없으며, 하드웨어 구현이 용이하며, 확산 특성이 우수하므로 안전성이 높은 암호 방식의 구성 요소로 활용할 수 있다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.149-155
• /
• 2015

본 논문에서는 선형성이 개선된 5MHz의 샘플링 주파수를 가지는 10-비트 디지털/아날로그 변환기를 제안한다. 제안하는 디지털/아날로그 변환기는 10-비트 R-2R 기반 디지털/아날로그 변환기, rail-to-rail 입력 범위의 차동 전압증폭기를 이용하는 출력버퍼, 그리고 바이어스 전압을 위한 밴드-갭 기준전압 회로로 구성된다. R-2R 디지털/아날로그 변환기의 2R 구현에 스위치를 위해 사용되는 인버터의 turn-on 저항 값을 포함하여 설계함으로 선형성을 개선시킨다. DAC의 최종 출력 전압 범위는 출력버퍼에 차동전압증폭기를 이용함으로 R-2R의 rail-to-rail 출력 전압으로부터 $2/3{\times}VDD$로 결정된다. 제안된 디지털/아날로그 변환기는 1.2V 공급전압과 1-poly, 8-metal을 이용하는 130nm CMOS 공정에서 구현되었다. 측정된 디지털/아날로그 변환기의 동적특성은 9.4비트의 ENOB, 58dB의 SNDR, 그리고 63dBc의 SFDR이다. 측정된 DNL과 INL은 -/+0.35LSB 미만이다. 제작된 디지털/아날로그 변환기의 면적과 전력소모는 각각 $642.9{\times}366.6{\mu}m^2$과 2.95mW이다.

• 한국음향학회지
• /
• 제33권1호
• /
• pp.60-67
• /
• 2014

본 논문은 음원의 마스터링부터 출력단계까지의 비합리성을 근본적으로 해결하기 위한 절대음량 체계의 개념을 제안하였다. 절대음량 체계는 모든 음원의 입력절대음량을 60 dB(S) 기준으로 평준화한 후, 차등음량태그를 이용하여 제작자가 의도한 음량 밸런스를 구현한다. 그 후 출력절대음량을 입력절대음량과 매칭하여 청자가 의도한 목표 음량을 구현하게 된다. 이 체계가 도입되면 음원 제작자는 불필요한 음량경쟁 없이 음원 자체의 완성도에 집중할 수 있으며, 차등감소 태그입력만으로 자신이 의도한 음량밸런스를 구현할 수 있다. 그리고 청자는 청취 환경과 음향시스템에 관계없이 자신이 청취하고 싶은 절대음량 기준에 맞춰서 모든 음원을 시행착오과정 없이 감상할 수 있다.

• 한국인터넷방송통신학회논문지
• /
• 제16권2호
• /
• pp.151-155
• /
• 2016

우리는 이 논문에서 ADPCM (adaptive differential pulse code modulation)을 적용함으로써 디밍 콘트롤러를 갖는 LED 드라이버의 설계를 제시한다. ADPCM 장비는 고해상도를 가지고 LED 전류를 정확하게 제어하며, 고조파 전류 펄스의 퍼짐으로 인하여 초래되는 RFI 를 감소시켜 준다. 또한 제어 동작의 정밀도를 높여준다. 이 연구에서 LED에 펄스 전류를 인가함으로써 고효율 에너지의 LED를 제어하는 디지털 제어회로의 설계를 제시한다. 우리가 설계한 LED 전류구동시스템은 디지털 제어 부와 아날로그 SMPS (스위치 모드 파워 서플라이)를 별도로 구현한 두개의 시스템이다. 입력레벨이 0.7 인 경우의 시뮬레이션 결과는 시그마 델타 변조를 하여 얻은 D/A 컨버터의 출력을 나타내었다. 개수가 510 개인 펄스신호의 경우 0.15 % 의 정밀도를 얻을 수 있었다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.83-89
• /
• 2014

본 논문에서는 상호 교차결합 차동(complementary cross-coupled differential)구조를 기반으로 조절 주파수 범위가 넓은 광대역 Ku-band 전압 제어 발진기를 $0.18-{\mu}m$ CMOS 공정 기술을 바탕으로 설계 후 제작하여 주파수 조절 범위와 출력 스펙트럼, 위상잡음 등을 측정하여 분석하였다. PMOS와 NMOS가 캐스코드의 push-pull 구조로 연결되어 상호 교차된 차동발진기 구조에 주파수 제어용으로 MOS varactor를 사용한 본 전압 제어 발진기는 발진주파수 14.5GHz의 20%인 2.24GHz 의 매우 넓은 광대역의 주파수 제어를 달성하였음을 측정으로 확인하였다. 3.3V 전원으로부터 18mA의 DC 전류를 공급하였을 때 발진 출력전력은 -1.66dBm으로 측정되었으며, 5V 전원으로부터 47mA의 DC 전류를 공급하였을 때 발진 출력전력은 0.84dBm으로 측정되었다. 위상잡음은 100kHz offset 주파수에서 -74.5dBc/Hz로 측정되었다. 본 논문의 칩은 패드를 포함하여 $1.02mm{\times}0.66mm$의 면적을 갖는다.

• 한국전자파학회논문지
• /
• 제27권10호
• /
• pp.941-944
• /
• 2016

본 논문에서는 차량 충돌 방지 및 생활 감시용 근거리 레이다(Short Range Radar: SRR)를 위한 24 GHz 전력증폭기를 삼성 65-nm CMOS 공정을 이용하여 설계하였다. 제안한 회로는 2단 차동 전력증폭기로 공통소스 구조를 사용하고, 트랜스포머 구조를 사용하여 단일 대 차동변환, 임피던스 정합, 전력결합을 하였다. 측정결과, 24 GHz에서 15.5 dB의 최대 이득과 3.6 GHz의 3 dB 대역폭을 얻었다. 측정된 최대 출력 전력은 13.1 dBm, 입력 $P1_{dB}$는 -4.72 dBm, 출력 $P1_{dB}$는 9.78 dBm이며, 측정된 최대 전력 효율은 17.7 %이다. 본 전력증폭기는 1.2 V의 공급전원으로부터 74 mW의 DC 전력을 소모한다.

• 전기학회논문지
• /
• 제61권5호
• /
• pp.744-752
• /
• 2012

In this study, the Polynomial-based Radial Basis Function Neural Networks is proposed as an one of the recognition part of overall face recognition system that consists of two parts such as the preprocessing part and recognition part. The design methodology and procedure of the proposed pRBFNNs are presented to obtain the solution to high-dimensional pattern recognition problems. In data preprocessing part, Principal Component Analysis(PCA) which is generally used in face recognition, which is useful to express some classes using reduction, since it is effective to maintain the rate of recognition and to reduce the amount of data at the same time. However, because of there of the whole face image, it can not guarantee the detection rate about the change of viewpoint and whole image. Thus, to compensate for the defects, Linear Discriminant Analysis(LDA) is used to enhance the separation of different classes. In this paper, we combine the PCA&LDA algorithm and design the optimized pRBFNNs for recognition module. The proposed pRBFNNs architecture consists of three functional modules such as the condition part, the conclusion part, and the inference part as fuzzy rules formed in 'If-then' format. In the condition part of fuzzy rules, input space is partitioned with Fuzzy C-Means clustering. In the conclusion part of rules, the connection weight of pRBFNNs is represented as two kinds of polynomials such as constant, and linear. The coefficients of connection weight identified with back-propagation using gradient descent method. The output of the pRBFNNs model is obtained by fuzzy inference method in the inference part of fuzzy rules. The essential design parameters (including learning rate, momentum coefficient and fuzzification coefficient) of the networks are optimized by means of Differential Evolution. The proposed pRBFNNs are applied to face image(ex Yale, AT&T) datasets and then demonstrated from the viewpoint of the output performance and recognition rate.

• 전자공학회논문지SC
• /
• 제45권2호
• /
• pp.26-36
• /
• 2008

차동 전송 기술과 저 전압 스윙을 기반으로 하는 LVDS(Low Voltage Differential Signaling)는 저 전력으로 고속 데이터 전송을 필요로 하는 분야에 넓게 사용되어 왔다. 본 논문은 1.3 Gb/s 이상에서 동작하는 새로운 I/O 인터페이스 회로 기술을 소개한다. 기존의 LVDS 수신단에서 사용하는 차동 pre-amp 대신에 sense amplifier를 pre-amp로 사용하는 수신단을 제안하였으며 이러한 수신단은 LVDS 송신단 출력 전압을 상당히 줄이고 1.3 Gb/s 이상의 전송 속도를 제공할 수 있다. 또한 전력소비와 노이즈 특성을 더욱 향상시키기 위하여 종단 저항을 사용하는 대신 인덕턴스로 임피던스 매칭을 하는 방법을 소개하였다. LVDS 수신단의 pre-amp로 사용하는 differential amp와 sense amp의 입력 인덕턴스로 임피던스 매칭을 하기 위해 unfolded 임피던스 매칭의 새로운 방법을 제안하였다. 제안한 LVDS I/O 회로들의 성능 분석 및 평가를 위하여 0.35um TSMC CMOS 테크놀로지를 기본으로 HSPICE를 이용하여 시뮬레이션 하였으며, 약 12 %의 전력 이득과 약 18 %의 전송 속도 향상을 나타내었다.