• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.465-469
• /
• 2000

광대역 무선 디지털 통신 시스템용 파이프라인 적응 결정귀환 등화기 (pipelined adaptive decision- feedback equalizer; PADFE)를 0.25-$\mu\textrm{m}$ CMOS 공정을 사용하여 full custom 단일 칩으로 설계하였다. ADFE의 동작속도를 향상시키기 위해 DLMS (delayed least-mean-square)을 적용한 2-stage 파이프라인 구조로 설계하였다. PADFE의 필터와 계수갱신 블록 등 모든 연산을 redundant binary (RB) 수치계로 처리하였으며, 2의 보수 수치계를 사용하는 기존의 방식에 비해 연산량의 감소와 동작속도의 향상이 얻어졌으며, 또한 전체적인 구조의 단순화에 의해 VLSI 구현이 용이하다는 장점을 갖는다. COSSAP을 이용한 알고리듬 레벨 시뮬레이션을 통해 파이프라인 stage 수, 필터 tap 수, 계수 및 내부 비트 수 등의 설계 파라메터 결정과 bit error rate (BER), 수렴속도 등을 분석하였다. 설계된 PADFE는 약 205,000개의 트랜지스터로 구성되며, 코어의 면적은 1.96$\times$1.35-mm$^{2}$이다. 시뮬레이션 결과, 2.5-V 전원전압에서 200-MHz의 클록 주파수로 안전하게 동작할 수 있을 것으로 예상되며, 평균 전력소모는 약 890-mW이다.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.39-50
• /
• 2011

본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.64-72
• /
• 2012

주파수 옵셋 보상, 프레임 동기화, Timing Recovery를 포함하는 동기화는 모든 유/무선 통신 시스템에서 가장 중요한 신호 처리 블록이다. 대부분의 통신 시스템에서는 Training sequences 또는 프리앰블을 기반으로하는 동기화 방법이 사용된다. IEEE에서 제정한 802.11a/g/n의 무선랜 표준은 OFDM 시스템을 기반으로 한다. OFDM 시스템은 주파수와 타이밍 동기화 에러에 대해서 싱클캐리어 시스템보다 더 민감한 것으로 알려져 있다. 프레임의 시작점과 OFDM 심볼 및 훈련심볼의 시작점은 상관관계를 이용하여 추정될 수 있다. 상관관계를 처리 기능을 하는 블록은 일반적으로 많은 수의 곱셈기로 인하여 큰 복잡도를 갖게 된다. 본 논문에서는 IEEE 802.11a/g/n 시스템을 위한 훈련심볼 내의 심볼값이 반복되는 특성을 활용한 복잡도가 현저히 낮은 동기화 기법을 제안한다. 시뮬레이션과 구현결과 제안된 기법이 기존의 방법보다 성능저하는 없는 반면 훨씬 적은 복잡도를 갖는 결과를 보여준다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.141-146
• /
• 2016

HEVC/H.265는 ITU-T SG 16 WP와 ISO/IEC JTC 1/SC29/WG 11에서 제안된 가장 최근의 비디오 코딩 표준안이다. H.265에서 영상은 연속된 코딩 트리 유닛(CTU)들로 나누어지고, CTU는 다양한 지역적 특성을 받아들이기 위해 다수의 코딩 유닛(CU)들로 나누어진다. H.265의 코딩 효율은 이전 표준인 H.264/AVC와 비교하면 약 2배 정도 우수하나 확장된 CU와 변환블록(Transform)의 크기가 증가함에 따라 인코더 내에서 예측 (Prediction), 모드결정 (Mode decision) 그리고 복원(Reconstruction) 블록의 하드웨어 크기가 이전 표준과 비교하여 4배 정도 증가하는 문제점이 있다. 본 논문에서는 이러한 문제점을 해결하기 위하여 인코더 내에서 복잡도가 가장 큰 Prediction/Mode Decision/Reconstruction (PMR) 블록에 대하여 코딩효율(PSNR)을 저하시키지 않는 범위 내에서 하드웨어 복잡도를 줄이기 위한 새로운 구조를 제안한다. 복잡도가 감소된 하드웨어를 이용하면 전체 비디오 인코더의 사이즈를 줄일 수 있으며, Full-HD 영상에 대하여 300 Mhz의 클록 주파수와 60 fps의 프레임율로 동작한다. 테스트 영상에 대하여 PMR 예측 블록에서 Bjøntegaard Delta (BD) 비트율의 증가는 평균 30 % 이며, PMR 블록의 전체 게이트 수는 약 1.8 M 이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.26-36
• /
• 2006

본 논문에서는 화소간의 상관관계를 이용한 CCD/CMOS 이미지 센서용 효율적인 색 보간 기법을 제안한다. 최근 각광받고 있는 CCD/CMOS 이미지 센서는 컬러 필터 배열(Color Filter Array)을 사용하기 때문에, 각 화소는 컬러 영상을 만들기 위한 3가지 색 채널 중 한 가지 채널만 갖고 있게 된다. 따라서 컬러 영상을 만들기 위해서는 색 보간 구조가 필요하다. 최근 제안되는 색 보간 기법은 보간된 영상의 품질 향상에만 주력하고 있는데 반해, 본 논문에서는 낮은 복잡도를 갖으면서 잘못된 색을 최소화하기 위한 방법을 제안한다. 제안된 색 보간 기법에서는 인접한 화소간의 상관관계를 이용하여, 현재 화소의 방향성을 결정할 때 이웃 화소의 방향성 정보를 이용하였다. 기존의 방향성을 고려한 색 보간 기법에 제안된 기법을 적용한 결과, 알고리즘의 종류에 따라 PSNR이 $0.09{\sim}0.47dB$ 향상되었고, 대부분의 잘못된 색(False color)을 최소화함으로써 색 보간된 컬러영상의 품질이 향상되었다. 제안된 색 보간 기법은 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 12K개였으며 5개의 라인 메모리가 사용되었다.

• 한국터널지하공간학회 논문집
• /
• 제10권3호
• /
• pp.233-243
• /
• 2008

터널 건설시 조사 및 설계 단계에서 예측한 터널의 거동은 지반의 지질 구조 및 재료 특성의 복잡함 등으로 인해 실제 시공 중의 거동과 일치하지 않는 경우가 많다. 따라서 시공 중에는 관찰과 계측을 통하여 지반과 지보재의 거동을 확인하고 위험이 예상될 경우 신속히 굴착 방법 및 보강 방법 등을 변경하므로써 터널의 안정성을 확보해야 한다. 그리고 이러한 목적을 위해서는 가급적 굴착 초기 단계에서 터널의 변형 거동을 파악하고 이로부터 최종적인 변위를 예측하는 과정이 필요하다. 본 연구에서는 NATM 방식에 의해 시공 중인 국내 두 곳의 도로터널 현장에서 수집한 변위 계측 data를 분석하여 굴착 초기 측정 내공변위량과 최종 내공변위량과의 관계를 통계적으로 유도하였다. 이 때 굴착 후 계측 전 까지 미측정 내공변위량을 추정하기 위하여 기존의 근사함수식을 수정하여 회귀분석하는 방법과 본 연구에서 제안하는 막장거리 1D(D:터널직경)까지의 계측 data를 이용하여 현장에서 용이하게 적용할 수 있는 간단한 선형 회귀분석을 이용하는 방법을 적용하였다. 최종적으로, 계측 전 변위량을 포함한 굴착 초기 내공변위와 최종 내공변위와의 관계를 통계적 방법을 통해 선형관계식으로 근사적으로 표현할 수 있었으며, 이 때 계측 전 변위량 추정방법으로 지수함수를 이용한 경우와 선형 회귀분석을 이용한 경우에 대해서 결과의 차이는 그다지 크지 않은 것으로 나타났다.

• 전자공학회논문지
• /
• 제52권3호
• /
• pp.3-12
• /
• 2015

최근 들어, 웹 서비스와 연동을 통해 생체정보 모니터링 서비스를 제공하기 위한 다양한 연구가 시도되고 있다. 의료정보전송 표준인 ISO/IEEE 11073 PHD에서는 ISO/IEEE 11073 에이전트와 ISO/IEEE 11073 매니저간의 생체정보 교환을 위해 비 IP (No-Internet Protocol) 기반의 최적화된 교환 프로토콜인 ISO/IEEE 11073-20601을 정의하고 있다. 이러한 ISO/IEEE 11073-20601을 이용한 비IP 기반의 시스템 구조는 사물인터넷 기반의 원격 생체정보 모니터링 서비스를 제공하는 데 적합하지 않다. 왜냐하면, 사물인터넷 기반 U-헬스케어 서비스에서 원격지의 IP가 탑재된 생체정보 측정 장치들을 관리 및 제어할 수 있는 기능을 지원하기 어렵기 때문이다. 게다가, ISO/IEEE 11073-20601에서 정의하고 있는 ACSE와 CMDISE는 구조적인 복잡도로 인해 구현하기 어렵고 복잡하기 때문에 사물인터넷 기반의 U-헬스케어 서비스를 제공하는데 적합하지 않다. 이러한 기존의 문제점을 해결하기 위해, 본 논문에서는 사물인터넷 기반의 생체정보 모니터링 서비스를 제공하기 위한 사물인터넷의 ISO/IEEE 11073 DIM/REST 기반 생체정보 모니터링 구조를 제안한다. 이를 위해 사물인터넷 기반 생체정보 모니터링 시스템 구조를 설계하였고, ISO/IEEE 11073 에이전트와 ISO/IEEE 11073 매니저간의 ISO/IEEE 11073 DIM/REST 기반의 메시지 교환 프로토콜을 설계하였다. 제안된 시스템 구조의 실현 가능성을 검증하기 위해 서비스 프로토타입을 구현하였다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.31-38
• /
• 2008

본 논문은 유선으로 연결된 다양한 센서들의 제어와 센서들 간의 호환성을 보장하는 IEEE 1451.2 표준을 적용한 센서 네트워크 시스템 구현에 대한 연구이다. 제안된 시스템은 IEEE 1451.0에서 기술된 네트워크 수용 가능한 응용 프로세서(NCAP-Network Capable Application Processor)와 IEEE 1451.2에서 기술된 변환기 독립 인터페이스(TII-Transducer Independent Interface), 변환기 전자 데이터 시트(TEDS-Transducer Electronic Data Sheet)와 아날로그 디지털 변환기를 포함한 송수신기 부분으로 구성된다. 본 시스템은 추후 반도체 집적회로 설계에 용이할 수 있돌고 시스템의 소형화와 최적화를 목표로 구현되었다. 네트워크 수용 가능한 응용 프로세서는 개인용 컴퓨터상에서 C언어로 구현하였고 변환기 독립 인터페이스는 개인용 컴퓨터의 병렬포트와 FPGA(Field-Programmable Gate Array) 응용보드의 확장포트를 이용하였고, 송수신기는 FPGA 응용보드를 이용하여 Verilog로 구현하였다. 표준에 근거한 실험을 수행하여 제안된 구조의 검증을 수행하였다.

• 한국정보통신학회논문지
• /
• 제18권4호
• /
• pp.876-884
• /
• 2014

본 논문에서는 개선된 정규화 최소합(improved normalized min-sum) 복호 알고리듬을 적용한 LDPC 복호기를 설계하였다. 설계된 LDPC 복호기는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)과 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)에 따른 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원한다. INMS 복호 알고리듬과 SM(sign-magnitude) 수체계 연산을 기반으로 하는 DFU(decoding function unit)을 구현하여 하드웨어 복잡도와 복호 성능을 최적화시켰다. 설계된 LDPC 복호기는 0.18-${\mu}m$ CMOS 셀 라이브러리를 이용하여 100 MHz 동작 주파수로 합성한 결과, 284,409 게이트와 62,976 비트의 메모리로 구현되었으며, FPGA 구현을 통해 하드웨어 동작을 검증하였다. 1.8V 전원전압에서 100 MHz로 동작 가능할 것으로 평가되며, 부호율과 블록길이에 따라 약 82~218 Mbps의 성능을 가질 것으로 예상된다.

• 한국정보통신학회논문지
• /
• 제18권4호
• /
• pp.825-832
• /
• 2014

조기심실수축 분류를 위한 기존 연구들은 분류의 정확성을 높이기 위해 신경망, 퍼지 이론, SVM 등과 같은 비선형 방법이 주로 사용되어 왔다. 이러한 대부분의 방법들은 P-QRS-T 지점의 정확한 측정을 필요로 하며, 데이터의 가공 및 연산이 복잡하다. 연산의 복잡도를 줄이기 위한 여러 가지 방법들이 제안되어 왔지만, 분류의 정확도가 떨어지는 문제점이 있었다. 또한 PVC는 개인의 특징에 따라 다양한 QRS 패턴이 존재하기 때문에 정확도에 한계가 있다. 따라서 이러한 문제점을 극복하기 위해서는 최소한의 특징점을 추출함으로써 연산의 복잡도를 줄이고, 개인마다 다른 QRS 패턴에 따라 PVC를 정확하게 분류할 수 있는 알고리즘이 필요하다. 따라서 본 연구에서는 QRS 패턴에 따른 QS 간격과 R파 진폭 변화율을 이용한 PVC 분류 방법을 제안한다. 이를 위해 전처리를 통해 잡음이 제거된 심전도 신호에서 R파, RR 간격, QRS 패턴을 추출한다. 이후 그 패턴에 따른 QS 간격과 R파의 진폭 변화율에 따라 PVC를 분류하였다. 제안한 방법의 우수성을 입증하기 위해 PVC가 30개 이상 포함된 MIT-BIH 9개의 레코드를 대상으로 한 R파의 평균 검출율은 99.02%의 성능을 나타내었으며, PVC 부정맥은 각각 93.72%의 평균 분류율을 나타내었다.