• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.163-167
• /
• 2003

In this paper, an air-suspension type RF MEMS inductor is fabricated, and an appropriate de-embedding scheme for 3-dimenstional MEMS structure is applied and verified with inductance calculation algorithm. With the presented de-embedding method, parasitics from contanct pads and feeding lines are effectively and accurately de-embedded using open and short calibration procedure, and only spiral and posts can be characterized as a high-Q inductor structure. The validity of the de-embedding method is verified by the comparison of the measured and calculated inductances of two 1.5 and 2.5 turn square spiral inductors. The open-short de-embedded inductance error is below 5% each case in comparison with the calculated value based on H.M. Greenhouse's algorithm.

• Journal of electromagnetic engineering and science
• /
• 제15권4호
• /
• pp.258-265
• /
• 2015

A de-embedding method for multiport networks, especially for coupled odd interconnection lines, is presented in this paper. This method does not require a conversion from S-parameters to T-parameters, which is widely used in the de-embedding technique of multiport networks based on cascaded simple two-port relations, whereas here, we apply an operation to the S-matrix to generate all the uncoupled and coupled coefficients. The derivation of the method is based on the relations of incident and reflected waves between the input of the entire network and the input of the intrinsic device under test (DUT). The characteristics of the intrinsic DUT are eventually achieved and expressed as a function of the S-parameters of the whole network, which are easily obtained. The derived coefficients constitute ABCD-parameters for a convenient implementation of the method into cascaded multiport networks. A validation was performed based on a spice-like circuit simulator, and this verified the proposed method for both uncoupled and coupled cases.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제12권1호
• /
• pp.53-58
• /
• 2012

A new on-wafer de-embedding method using thru, short and open patterns sequentially is proposed to eliminate the errors of conventional methods. This "thru-short-open" method is based on the removal of the coupling admittance between input and output interconnect dangling legs. The increase of the de-embedding effect of the lossy coupling capacitance on the cutoff frequency in MOSFETs is observed as the gate length is scaled down to 45 nm. This method will be very useful for accurate RF measurements of nano-scale MOSFETs.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1668-1669
• /
• 2011

본 논문에서는 Pogo Pin의 신호 전달 특성을 Ansys사의 Full wave simulation tool(HFSS)를 사용하여 분석하였고, 측정을 위해서 필요한 interface(Guide PCB)의 특성은 2-port de-embedding 방법을 이용하여 제거하였다. Guide PCB의 특성이 제거된 Pogo Pin만의 시뮬레이션 결과와 circuit simulator인 Agilent사의 ADS를 사용하여 Guide PCB의 특성을 de-embedding한 결과를 비교 검증하였고, Pogo Pin의 시뮬레이션 결과와 PCB의 특성을 de-embedding한 결과가 0~8 GHz까지 일치하는 것을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.125-126
• /
• 2015

통신 시스템에서의 더 늘어난 대역폭(Band Width)의 수요로 인해 집적회로(Integrated Circuit)에서 더 높은 동작 주파수(Operating Frequency)를 필요로 하게 되었다. 고주파 영역에서는 SRF(Self Resonance Frequency) 문제와 소자 값의 정확성(Accuracy)에 대한 문제 때문에 정수소자(Lumped Element)를 이용하여 해석을 할 수 없으며 이로 인하여 어떠한 회로의 전기적 특성을 평가함에 있어서 전송선로(Transmission Line)를 이용하여 해석을 하는 것은 중요한 역할을 하게 되었다. 이러한 해석을 위해 순수한 내부 특성을 얻기 위하여 디 임베딩(De-Embedding)이라는 기법이 사용되고 있으나, 알려진 몇 가지의 방법들은 인터커넥터 부분을 완벽히 나타내지 못한다. 따라서 본 논문에서는 1-Port 측정을 기반으로 한 8-Term Error을 이용한 디 임베딩(De-Embedding) 방법을 이용하여 넓은 주파수 영역에서의 교정 값을 얻는 방법에 대하여 소개하고자 한다.

• ETRI Journal
• /
• 제32권6호
• /
• pp.969-971
• /
• 2010

Based on a de-embedding technique, a new method is proposed which is capable of evaluating chip impedance behavior over absorbed power in flip-chip bonded UHF radio frequency identification transponder ICs. For the de-embedding, four compact co-planar test fixtures, an equivalent circuit for the fixtures, and a parameter extraction procedure for the circuit are developed. The fixtures are designed such that the chip can absorb as much power as possible from a power source without radiating appreciable power. Experimental results show that the proposed modeling method is accurate and produces reliable chip impedance values related with absorbed power.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권4호
• /
• pp.543-551
• /
• 2017

SOL (Short, Open and Load) calibration based on iterative error sensitivity is proposed in this paper. With advanced SOL calibration, unknown parasitic parameters at on-chip terminations are accurately estimated up to 20 GHz. Artificial terminations are designed on printed circuit board (PCB) to experiment the proposed method. On-chip SHORT, OPEN and LOAD fabricated inside silicon shows the accuracy of proposed calibration method through the comparison with known fixture S-parameter after de-embedding.

• 한국전자파학회논문지
• /
• 제24권6호
• /
• pp.633-643
• /
• 2013

IC 내부의 전원분배망(PDN: Power Delivery Network) 회로를 분석하기 위해서는 IC의 디자인 정보가 담긴 파일이 필요하지만, 상용 IC(Commercial IC)의 경우 보안상의 이유로 디자인 정보를 제공하지 않고 있다. 하지만 온-칩 전원분배망(On-chip PDN) 특성이 포함된 경우에는 PCB와 패키지의 특성만으로는 정확한 해석이 어려우므로 본 연구에서는 IC 내부의 정보가 제공하지 않는 전원분배망(PDN) 회로의 추출에 관하여 연구를 하였다. IC 내부의 전원분배망(PDN)의 주파수에 대한 특성을 추출하기 위하여, IEC62014-3에서 제안하고 있는 추출용 보드를 제작하였고, 추출용 보드를 구성하고 있는 SMA 커넥터, 패드, 전송 선로, 그리고 QFN 패키지의 주파수에 대한 특성들을 분석하였다. 추출된 결과들은 디임베딩(de-embedding) 기술에 적용하여 IC 내부의 전원분배망(PDN) 회로를 S-parameter 기반으로 모델을 추출하였고, 평가용 보드의 전원분배망 결합회로(PDN Co-simulation)모델에 적용하여 측정과 비교한 결과, ~4 GHz까지 잘 일치하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.217-220
• /
• 2001

Modified Materka-Kacprzak 대신호 MODFET(modulation-doped field-effect transistor) model을 사용하여 GaN(gallium nitride) MODFET 대신호 모델링을 수행하였다. Dambrine(3)이 제안한 방법에 따라 45㎒에서 40㎒의 주파수 범위에 걸쳐 S-parameter 및 DC특성을 측정하였으며, 측정결과를 토대로 cold FET 방법［4］에 의해 측정된 기생성분들을 de-embedding 함으로써 소신호 파라미터를 추출하였고, 추출된 소신호 파라미터는 함수를 사용하여 측정결과를 재현하는 맞춤함수 모델의 일종인 modified Materka 모델을 사용하여 모델링하였다. 수행된 대신호 모델링을 검증하기 위하여 모델링된 GaN MODFET의 DC 및 S-파라미터, 전력특성을 측정값과 각각 비교해 보았을 때 비교적 일치하고 있음을 보여서 GaN 대신호 모델링을 검증하였으며, modified Materka 모델이 GaN MODFET 대신호 모델링에 유용하게 사용될 수 있음을 보였다.

• Journal of electromagnetic engineering and science
• /
• 제12권1호
• /
• pp.122-127
• /
• 2012

Post-wall waveguide structures have attracted a great deal of attention for micro- and millimeter-wave applications. One of the waveguide’s applications is a slotted waveguide array. In order to design the slotted array, the characteristics of a slot unit alone on the post-wall waveguide should be investigated. In this paper, a method for extracting the S-parameters of a unit slot is proposed. This simple method requires only two kinds of waveguides: waveguides without a slot unit and waveguides with a slot unit. Three kinds of slot units are fabricated, and the extracted results show a high level of agreement with predicted (simulated) results. With this method, the equivalent slot length can also be found.