• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.395-398
• /
• 2004

We developed an a-Si TFT-LCD panel with integrated gate driver circuit using a standard 5-MASK process. To minimize the effect of the a-Si TFT current and LC's capacitance variation with temperature, we developed a new a-Si TFT circuit structure and minimized coupling capacitance by changing vertical architecture above gate driver circuit. Integration of gate driver circuit on glass substrate enables single chip and 3-side free panel structure in a-Si TFT-LCD of QVGA(240$^{\ast}$320) resolution. And using double ASG structure the dead space of TFT-LCD panel could be further decreased.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.930-931
• /
• 2008

This study is on the development of a low cost inverter module with Power Factor Correction(PFC) circuit which satisfies the international harmonic current standard such as IEC61000-3-2. In this study, the performances of the PFC circuit applying a new control method are simulated and verified by Matlab/Simulink. Also, the inverter module with the designed PFC circuit is implemented and the experimental results for the module are presented. Finally, through an analysis for the results of the simulation and the experiment, the merits obtainable by applying the PFC circuit when designing an inverter module are discussed and presented.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권6호
• /
• pp.755-759
• /
• 2014

We propose an integrate-and-fire neuron circuit and synaptic devices with the floating body MOSFETs. The synaptic devices consist of a floating body MOSFET to imitate biological synaptic characteristics. The synaptic learning is performed by hole accumulation. The synaptic device has short-term and long-term memory in a single silicon device. I&F neuron circuit emulate the biological neuron characteristics such as integration, threshold triggering, output generation, and refractory period, using floating body MOSFET. The neuron circuit sends feedback signal to the synaptic transistor for long-term memory.

• Journal of Information Display
• /
• 제5권2호
• /
• pp.1-5
• /
• 2004

We developed an a-Si TFT-LCD panel with integrated gate driver circuit using a standard 5-MASK process. To minimize the effect of the a-Si TFT current and LC's capacitance variation with temperature, we developed a new a-Si TFT circuit structure and minimized coupling capacitance by changing vertical architecture above gate driver circuit. Integration of gate driver circuit on glass substrate enables single chip and 3-side free panel structure in a-Si TFT-LCD of QVGA ($240{\times}320$) resolution. And using double ASG structure the dead space of TFT-LCD panel could be further decreased.

• 전기학회논문지
• /
• 제68권1호
• /
• pp.215-219
• /
• 2019

Development of DC interruption technology is being studied actively for enhanced DC grid reliability and stability. In this study, coil type superconductor DC circuit breaker was proposed as DC interruption. It is integration technology that combined current-limiting technique using superconductor and cut-off technique using mechanical DC circuit breaker. Superconductor was applied to the coil type. In simulation, Mayr arc model was applied to realize the arc characteristic in the mechanical DC circuit breaker. PSCAD/EMTDC had used to model and perform the simulation. To find out the protection range of coil type superconductor DCCB, the working operation have analyzed based on the rated voltage of DCCB. The results confirmed that, according to apply the limiting device, the protection range was increased in twice. Therefore, the probability of failure of interruption has lowered significantly.

• 한국전자통신학회논문지
• /
• 제8권1호
• /
• pp.105-111
• /
• 2013

선형적인 읽기와 쓰기 특성을 가지고 있는 승자전취메커니즘 방식의 아날로그 메모리를 구현하였다. 메모리의 읽기 동작은 연상메모리의 최적 함수 선택을 위하여 절대값 회로와 승자전취메커니즘 회로가 이용된다. 본 연구에서는 병렬의 고속 쓰기와 읽기 동작뿐만 아니라 고집적을 가능하게 하는 시스템 구성이 실현된다. 복수의 메모리 셀의 구현이 더 높은 집적도와 고속의 쓰기 읽기를 위하여 구현된다. 실시간 인식을 위하여 본 연구에서 사용된 함수는 이상적이며 메커니즘의 시뮬레이션을 위하여 MOSIS의 $1.2{\mu}$ 더블폴리 CMOS 공정 파라미터를 사용하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권4호
• /
• pp.443-450
• /
• 2014

This paper presents a 20-Gb/s optical receiver circuit fabricated with standard 65-nm CMOS technology. Our receiver circuits are designed with consideration for parasitic inductance and capacitance due to bonding wires connecting the photodetector and the circuit realized separately. Such parasitic inductance and capacitance usually disturb the high-speed performance but, with careful circuit design, we achieve optimized wide and flat response. The receiver circuit is composed of a transimpedance amplifier (TIA) with a DC-balancing buffer, a post amplifier (PA), and an output buffer. The TIA is designed in the shunt-feedback configuration with inductive peaking. The PA is composed of a 6-stage differential amplifier having interleaved active feedback. The receiver circuit is mounted on a FR4 PCB and wire-bonded to an equivalent circuit that emulates a photodetector. The measured transimpedance gain and 3-dB bandwidth of our optical receiver circuit is 84 $dB{\Omega}$ and 12 GHz, respectively. 20-Gb/s $2^{31}-1$ electrical pseudo-random bit sequence data are successfully received with the bit-error rate less than $10^{-12}$. The receiver circuit has chip area of $0.5mm{\times}0.44mm$ and it consumes excluding the output buffer 84 mW with 1.2-V supply voltage.

• 한국정보통신학회논문지
• /
• 제18권9호
• /
• pp.2251-2258
• /
• 2014

본 논문에서는 이동식 복지용구 소독을 위한 통합제어시스템을 개발하였다. 통합제어시스템은 과산화수소 증기 공급 제어회로와 저 진공을 이용한 살균 소독챔버 제어회로 및 마이크로버블을 이용한 세탁 제어회로 구성된다. 개발한 통합제어시스템에 대한 동작상태 및 통신 상태 등을 측정하기 위하여 스마트 기반의 원격 제어 및 모니터링 시스템을 구현하였다. 개발한 통합제어시스템 에 대한 성능을 평가하기 위해 실험 장치를 구현하였다. 제어회로에 대한 동작상태 및 신호 송수신 등을 측정해본 결과, 정상적으로 동작함을 알 수 있었다. 그리고 스마트 기반의 원격 제어 및 모니터링 시스템과의 연동 테스트에서 개발한 통합제어시스템이 통신상태, 센서 인터페이스 및 제어 면에서 좋은 동작성능을 보였다. 향 후 개발한 제어시스템을 실 시스템에 적용하여 그 성능을 증명하는 것이 필요하다.

• 전자공학회논문지
• /
• 제52권11호
• /
• pp.36-43
• /
• 2015

본 연구를 통해서 초점면 배열 이차원 마이크로볼로미터를 위한 픽셀 단위의 신호취득 회로를 연구하였다. 높은 응답도와 긴 적분시간을 갖는 픽셀 단위의 구조를 위해 이 단계 바이어스 전류 억제 방식을 갖는 전류 미러 입력회로를 제안하였다. 제안하는 회로는 $0.35-{\mu}m$ 2-poly 4-metal CMOS 공정을 이용하여 설계했고, 마이크로볼로미터의 배열 크기는 $320{\times}240$이며 픽셀 크기는 $50{\mu}m{\times}50{\mu}m$이다. 제안하는 이 단계 바이어스 전류 억제 방식은 넓은 보정 범위에서 충분히 작은 보정 오차를 보이며, 설계 파라미터를 조정하여 보정 범위와 보정 오차를 간단히 최적화할 수 있다. 제안하는 회로는 높은 응답도와 1 ms 이상의 긴 적분시간을 갖기 때문에 회로의 잡음등가온도차(NETD)를 26 mK까지 개선할 수 있고, 이는 기존회로의 잡음등가 온도차인 67 mK에 비해 매우 개선된 수치이다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.80-86
• /
• 2014

본 연구를 통해서 정전용량 방식의 이차원 마이크로볼로미터를 위한 저잡음 신호취득 회로를 연구하였다. 잡음 대역폭이 매우 낮고 픽셀 면적이 작기 때문에 비 적분형 방식의 간단하고 효과적인 픽셀 단위의 회로를 사용했다. 또한, 가장 문제가 되는 kT/C 잡음을 줄이고 전력소모를 낮추기 위해 새로운 CDS 방식을 열 단위의 회로에 사용했다. 제안하는 회로는 $0.35-{\mu}m$ 2-poly 4-metal CMOS 공정을 이용하여 설계했고, 마이크로볼로미터의 픽셀 크기는 $50{\mu}m{\times}50{\mu}m$이다. 제안하는 신호취득회로는 볼로미터의 kT/C 잡음 등을 포함한 저주파 잡음을 효과적으로 제거하며, 제작된 칩에 대한 잡음 측정을 통하여 이를 검증하였다. 제안하는 회로는 간단한 신호취득 회로에 비해 그 잡음을 30 %에서 55 % 이하까지 개선할 수 있으며, 전체 감지시스템의 잡음등가온도차(NETD)를 21.5 mK 정도로 낮출 수 있다.