• 마이크로전자및패키징학회지
• /
• 제31권3호
• /
• pp.99-104
• /
• 2024

전력전자 기술의 진보와 고효율 전력 반도체에 대한 수요가 증가함에 따라, 기존의 실리콘(Si) 반도체의 한계를 극복하기 위한 대안으로 실리콘 카바이드(SiC) 소자가 주목받고 있다. SiC 소자는 높은 스위칭 속도로 인해 탁월한 스위칭 효율을 가능하게 하지만, 파워모듈 내부에서 발생하는 기생 인덕턴스(Parasitic Inductance)로 인해 전압 진동 및 오버슈트 현상이 발생하여 전기적 신뢰성과 효율성에 문제를 일으킬 수 있다. 이러한 문제를 해결하기 위해 두 가지 접근법을 제시하고 입증하였다. 먼저, RC 스너버 회로를 적용하여 기생 인덕턴스의 영향을 완화함으로써 전기적 안정성을 증대시키는 방법을 시도하였다. 두 번째 방법으로 리드프레임 설계 최적화를 통하여 기생 인덕턴스를 감소시키는 방법을 시도하였다. 이 두 가지 접근법 모두 시뮬레이션과 실험을 통해 검증함으로써 SiC 파워 모듈의 전기적 신뢰성과 효율성을 동시에 향상시킬 수 있음을 보였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.512-522
• /
• 2003

시분할 FPGA는 회로가 동작하는 중 회로의 기능을 재구성할 수 있는 동적 재구성 기능을 갖춘 FPGA 칩이다. 따라서 이러한 칩을 위한 회로 합성 기법에서는 주어진 논리 회로를 각각 다른 시간대에 수행할 여러 개의 부분회로로 분할한 후, 동일한 하드웨어 회로를 시간차를 두고 공유하도록 해야 한다. 기존의 연구에서는, 칩의 제한된 용량 문제를 해결하기 위해, 동일 시간대에 필요한 자원으로서 각 세부 함수를 수행하는 LUT(Look-Up Table)의 개수와 LUT의 출력 결과를 다른 시간대에 사용하기 위해 그 결과를 임시 저장하는데 필요한 마이크로 레지스터(micro register)의 개수를 최소화하는 데 중점을 두고 있다. 본 논문에서는 시분할 FPGA 합성용 도구 중의 하나로서 회로 구현에 필요한 메모리 원소, 즉 마이크로 레지스터의 개수에 대한 하한(lower bound)을 추정하는 기법에 대해 설명한다. 이 방법에서는 입력되는 논리 회로를 직접 합성하지 않고서도 그 회로가 필요로 하는 전체 마이크로 레지스터 개수에 대한 하한을 각각 추정함으로써 특정한 합성 기법에 관계없이 회로 구현에 필요한 최소한의 마이크로 레지스터의 개수에 대한 정보를 추출한다. 만일, 기존의 합성 결과가 본 연구에서 추정된 하한과 일치할 경우, 그 결과는 최적의 결과를 의미한다. 반면에, 하한과의 차이가 있는 경우에는 기존의 연구 결과에 비해 더 좋은 합성 결과가 존재하거나, 또는 본 연구에서 추정한 하한보다 더 좋은(큰, 정확한) 하한이 실제 존재함을 의미한다. 따라서 이러한 비교 분석을 통해, 기존 연구는 물론, 향후에 개발할 새로운 합성 방법의 결과가 최적인지, 또는 개선의 여지가 있는지를 판단하는 좋은 지표를 얻을 수 있다. 실험 결과, 추정된 하한은 기존 연구의 합성 결과와 다소 차이가 있었다. 이러한 차이는 우선, 기존의 합성 결과는 LUT 개수를 적절히 유지하는 가운데 마이크로 레지스터를 최소화한 결과인 반면, 본 하한 추정에서는 합성 가능한 모든 결과 중, LUT 개수와는 전혀 무관하게, 마이크로 레지스터 개수를 최대한 작게 사용할 합성 예를 추정하기 때문이라고 판단된다. 또 한편으로는 마이크로 레지스터 개수에 대한 하한 추정 문제 자체가 갖는 거대한 변동성과 복잡성으로 인해 제안한 추정 기법이 정밀도에 한계를 가지는 것으로 해석할 수 있으며, 다른 한편으로는 기존 연구 결과보다 더 좋은 합성 결과가 존재할 가능성이 높음을 의미하는 것으로 해석될 수 있다.

• 한국소음진동공학회논문집
• /
• 제23권8호
• /
• pp.759-769
• /
• 2013

기동중인 헬리콥터는 공기역학적인 현상에 의하여 발생하는 불규칙 진동과 회전날개의 작동으로 인한 정현파 진동이 합성되어 발생하는 진동, 작업 및 착륙 시 발생하는 충격, 그리고 갑작스런 기동 시 발생하는 가속도와 같은 동적 하중에 노출 된다. 이때 발생하는 진동과 같은 동적 하중은 기체내부로 전달되어 헬리콥터운용에 필요한 전자장비를 가진 한다. 과거에 이러한 현상을 최소화하기 위하여 진동크기 감쇠시키기 위한 완충기를 전자장비의 장착대에 적용하여 왔다. 그러나 헬리콥터의 경우, 저주파에서 정현파 가진이 발생하므로 완충기 적용은 오히려 장착 플레이트 및 전자장비 부품의 파손을 발생시킬 수 있다. 이 연구에서는 완충기를 제거한 장착대를 동적 하중에 강건하며 전자장비에 전달되는 진동크기를 최소화 하도록 설계하였다. 완충기를 제거한 장착 대를 적용 시, 무게와 부피를 획기적으로 줄일 수 있으며 전자장비를 기체에 체결하는 나사 수가 적어짐에 따라 체결작업에 필요한 시간이 감소되는 장점을 갖는다. 최적화 해석에 적용되는 동적 하중을 선정하기 위하여 진동, 충격, 가속도하중을 비교 분석하여 가장 결정적인 동적 하중인 진동에 의한 하중을 선정하였다. 전체모델 유한요소 해석을 통하여 전자장비의 동적 거동을 분석하고 최적화 해석에 필요한 단순화 모델을 구축하였으며, 모달 테스트를 통해서 동특성을 검증하였다. 위상 최적화를 적용하여 강성대비 체적비가 큰 장착대의 형상을 도출한 후 고유진동수, 응력을 제약조건으로 무게가 최소화 되도록 하는 파라미터 최적화를 수행하여 장착대의 최종 형상 및 치수를 결정하였다. 개선모델은 체적 및 질량이 약 13 % 감소하였으며 사용시간은 규격대비 9.2배 증가하였다. 마지막으로 최적화된 장착대를 운용중인 실제 장비에 적용하여 진동환경에 대한 안정성을 평가하였다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1055-1063
• /
• 2013

저 잡음 증폭기는 RF 수신단의 필수적인 요소이며, 다양한 무선시스템에서 사용하기 위하여 넓은 주파수 범위에서 동작하도록 요구된다. 전압 이득, 반사 손실, 잡음 지수, 선형성과 같은 중요한 성능지표들을 신중히 다루어서, 제안하는 LNA의 주요한 성능으로 역할을 하게끔 한다. Buffer 단에서 peaking 인덕터를 사용하며 전체적으로 cascade 구조로써 inductive shunt feedback을 LNA 입력 단에 성공적으로 적용하였다. 광대역 정합 주파수를 얻기 위한 설계식은 상대적으로 간단한 회로구성을 통해 도출된다. 입력 임피던스의 주파수 응답 분석을 위하여 pole과 zero를 광대역 응답을 실현하기 위한 특성으로 기술하였다. 입력 단에 게이트와 드레인 사이의 인덕터는 출력의 3차 고조파를 감소시킴으로 선형성을 크게 향상시킬 수 있다. 제안하는 회로를 $0.18{\mu}m$의 CMOS 공정으로 제작하였고, Pad를 포함한 광대역 LNA의 칩 면적은 $0.202mm^2$이다. 측정 결과는 1.5~13 GHz에서 입력손실은 -7 dB 이하이고, 전압 이득은 8 dB 이상이며, 잡음 지수는 6~9 dB 정도이다. 그리고 IIP3는 8 GHz에서 2.5 dBm이며, 1.8 V 전압에서 14 mA 전류를 소모한다.

• 한국정보통신학회논문지
• /
• 제22권2호
• /
• pp.347-353
• /
• 2018

논문에서는 도파관의 얇은 횡단면에 변형된 H-형 아이리스를 배치하여 대역 통과 여파기(bandpass filter; BPF)를 구현하는 방법에 대해 연구하였다. 제안된 소형 공진 아이리스(resonant iris; RI)는 전형적인 H-형 RI 중앙의 수평방향 일자형 간극을 U형으로 변형하여 간극의 등가 커패시턴스를 증가시키고 아이리스의 양측 수직방향 일자형 슬롯들을 C형으로 변형하여 등가 인덕턴스를 증가시킨 구조이다. 제안된 RI와 전형적인 H형 RI의 주파수에 따른 특성을 비교하여 소형화에 유리하고 차단특성이 우수함을 관찰하였다. 제안된 아이리스 구조의 등가 인덕턴스, 등가 커패시턴스, Q 값(quality factor) 등을 추출하여 특성을 분석하였다. 제안된 아이리스 구조를 이용하여 9.5 GHz 대역(9.18-9.84 GHz, 삽입손실 0.3 dB, 반사손실 14 dB)에서 동작하는 3차 BPF를 설계하였다.

• 한국산학기술학회논문지
• /
• 제17권6호
• /
• pp.239-245
• /
• 2016

본 논문에서는 스마트기기의 배터리를 전원으로 갖는 12 V 승압형 PWM 변환기를 설계하고 컨버터를 구성하는 각 소자들의 손실을 계산하여 가장 안정적인 동작을 하는 설계 값을 도출하였다. 12 V 승압형 PWM 변환기는 저항, 커패시터 및 인덕터 등의 여러 수동소자를 비롯하여, 다이오드, 전력 스위치용 파워 MOS 트랜지스터와 PWM 신호제어를 위한 IC를 사용하여 구현하였다. 컨버터를 구성하는 주요 소자들의 이론적인 계산 값과 회로설계 해석프로그램인 PSPICE를 사용한 시뮬레이션 결과를 비교하고 각 소자 값들을 변화시키며 결과 파형을 분석한다. 분석한 컨버터를 실제 PCB 보드에 구성하고 디지털 오실로스코프와 DMM 멀티미터를 사용하여 측정하였고, SPICE 시뮬레이션을 통해 얻은 결과 값과 비교하였다. 설계한 컨버터에서 사용한 제어용 IC 칩은 TI(텍사스 인스트루먼트) 사의 LM3481을 사용하여 설계를 구현하였고, 5V 입력, 12V의 출력 값을 가지는 것을 확인하였다. 모의실험과 동일한 조건에서 출력전압, 리플전압 및 부하, 입력전압 변도율 등의 특성에 대한 측정결과는 SPICE 시뮬레이션 결과와 일치하는 것을 확인하였다.

• 한국전자파학회논문지
• /
• 제17권10호
• /
• pp.967-975
• /
• 2006

본 논문에서는 40 GHz 대역에서 동작하는 IEEE 802.16 고정 무선 통신을 위한 천이, 소형 TDD 송수신 모듈의 front-end 모듈을 설계하고 구현하는 방법을 제안한다. 제안된 모듈은 저손실과 소형화를 동시에 달성하기 위하여 캐비티 공정을 가지는 다층 LTCC 기술을 이용하여 제작되었다. 스위치의 입출력단에 와이어본드 정합회로의 설계 및 안테나와의 연결을 위한 도파관 천이 구조를 통해 저손실의 천이를 얻었으며, 기존 금속 도파관 필터를 대체한 유전체 도파관 필터를 사용함으로써 소형화를 달성하였다. 이를 구현하기 위해 유전율 7.1, 두께 100 um인 총 6층의 LTCC 기판을 사용하였으며 제작된 소형 front-end 모듈의 크기는 $30{\times}7{\times}0.8mm^3$이다. 그리고 송수신 삽입 손실 < 5.3 dB, 이미지 신호 제거 > 49 dB의 우수한 천이를 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.13-20
• /
• 2008

본 논문에서는 무선 통신 응용 시스템에 적합하도록 슈도-세그멘테이션 기법을 이용하여 저 전력 12비트 80MHz D/A 변환기를 CMOS 0.18um n-well 1-Poly/6-Metal 공정으로 설계하였다. 슈도-세그멘테이션 기법은 간단한 병렬 버퍼로 구성된 이진 디코더를 사용함으로써 구조적으로 간단해지며 저 전력으로 구현이 가능하다. 또한, 스위칭 코어 회로에 글리치 억제 회로와 입력신호의 스윙을 감소시키는 구동 회로를 설계함으로써 추가적인 스위칭 잡음을 줄일 수 있었다. 측정 결과 제안한 저 전력 12bit 80MHz CMOS D/A 변환기는 샘플링 주파수 80MHz일 때, 입력 주파수 1MHz에서 SFDR은 66.01dBc, 유효비트수는 10.67비트를 보여주었다. INL/DNL은 ${\pm}1.6LSB/{\pm}1.2LSB$로 측정되었으며, 글리치 에너지는 $49pV{\cdot}s$로 나타났다. 전력 소모는 1.8V 전원 전압에서 최대 속도인 80MHz일 때 46.8mW로 측정되었다.

• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.1-14
• /
• 1998

본 논문에서는 초고속 정보통신망에 이용할 수 있는 이동수신 시스템 단말기의 RF 핵심부품인 안테나, 저잡음 증폭기, 혼합기, VCO와 베이스밴드 처리부에서의 변복조 시스템을 연구하였다. 고속 디지털 통신을 행하는 경우, 안테나의 대역폭과 멀티패스에 의해 생기는 선택성 페이딩이 커다란 문제가 될 수 있는 데 이를 해결하기 위한 방안으로 루프구조의 자계 안테나 특성을 갖는 광대역 소형 MSA(Microstrip Antenna)를 설계 제작하였다. 2단 저잡음 증폭기는 잡음 특성이 우수한 NE32584C를 사용하여 첫단에서 0.4dB 이하의 잡음지수를 갖도록 최적화 하였으며, 두 번째 단은 충분한 이득을 얻을 수 있도록 설계하였다. 그 결과 전체 잡음 지수는 중심 주파수에서 약 0.5dB, 이득은 39dB를 얻었다. 분포형 주파수 혼합기는 Dual-Gate GaAs MESFET를 사용하여 입력단에 하이브리드를 사용하지 않고 10dB 이상의 LO/RF 분리도를 얻었고, 회로의 크기를 최소화하였다. 또한, 선형적인 혼합 신호를 출력하여 베이스밴드에서의 신호왜곡을 감소 시켰으며, 주파수 혼합작용과 증폭작용이 동시에 이루어지므로 변환이득을 얻을 수 있고 분포형 증폭이론을 적용하여 광대역특성을 갖도록 설계하였다. VCO(voltage control oscillator)의 설계는 대신호 해석을 통한 발진기 이론을 도입하여 비교적 안정된 신호를 출력할 수 있도록 설계 제작하였다. 베이스밴드 처리부의 변복조 시스템은 선호의 대역폭을 넓히고 내잡음 간섭성 등에 우수한 방식으로 알려져 있는 DS/SS(Direct Sequence/spread Spectrum) 방식의 시스템 설계이론을 적용하였다. 본 연구에서는 BER 특성이 우수하고 고속 디지털 신호처리에 유리한 DQPSK 변/복조방식을 채택하였으며 PN 부호 발생기는 m-계열 부호를 출력하도록 하였다.

• 한국전자파학회논문지
• /
• 제22권11호
• /
• pp.1034-1046
• /
• 2011

본 논문에서는 X-대역에서 GaN HEMT 소자의 로드-풀 측정을 통한 40 W급 전력증폭기 모듈의 설계, 제작을 보였다. 전력증폭기의 설계에 적용하기 위한 능동 소자로, 최근 발표된 TriQuint사의 GaN HEMT 소자를 선정하였다. 로드-풀 측정 시스템의 임피던스 튜너의 임피던스 범위 제한으로 인하여, 시험치구 내에 사전-정합 회로를 구성하였다. 사전-정합 회로가 포함된 로드-풀 측정을 통해 최적 입 출력 임피던스를 도출하기 위하여, 사전-정합 회로의 2-포트 S-파라미터가 필요하며, 이의 새로운 추출 방법을 제안하였다. 이와 같이 결정된 사전-정합 회로의 S-파라미터를 반영한 로드-풀 측정을 통해 도출된 최적 입 출력 임피던스는 데이터 시트와 근접한 결과를 주며, 이를 통해 측정의 타당성을 확인하였다. 전력증폭기의 정합 회로는 도출된 최적 임피던스로부터 EM co-simulation을 이용하여 설계하였다. 제작된 전력증폭기는 15${\times}$17.8 $mm^2$으로 소형의 크기를 가지며, 10 usec의 펄스 폭, 10 % duty의 펄스 입력 및 드레인 스위칭 상태에서, 9~9.5 GHz 대역 내 출력은 46.7~46.3 dBm, 전력 이득은 8.7~8.3 dB, 효율은 약 35 %의 특성을 보인다.