• 마이크로전자및패키징학회지
• /
• 제23권4호
• /
• pp.35-41
• /
• 2016

고출력 LED 조명용 패키지를 제조함에 있어서 발열은 LED의 광출력과 수명에 매우 중요한 영향을 주는 인자로 알려져 있다. 본 연구에서는 가로등용 고출력 LED 패키지를 개발함에 있어서 효과적인 방열을 하기 위하여 방열효과가 상대적으로 우수한 구조인 chip-on-a-heat sink 구조를 가지는 세라믹-메탈 기반의 패키지를 제조하였다. 열확산 기능을 하는 heat sink 기판소재는 알루미늄 합금을, LED 어레이 회로를 형성하는 절연막으로는 저온동시소성용 glass-ceramics을 사용하였다. 특히 열처리 시 가장 이슈가 되는 세라믹-금속 하이브리드 패키지 기판의 휨을 억제하기 위한 수단으로서, glass-ceramic 절연막을 부분 코팅함으로써 휨현상을 용이하게 줄일 수 있게 되었다. 또한, LED 패키지의 방열특성의 향상 즉 열저항도 기존의 MCPCB 패키지나 전면 코팅형 절연막 패키지에 비해 훨씬 낮아지는 효과를 얻었을 뿐 아니라, 세라믹 코팅소재의 절감효과도 볼 수 있게 되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.144-144
• /
• 1999

최근 국내 반도체 기술의 비약적인 발전으로 전자 기기 전반에 소형화, 고주파화, 고기능화 등이 진행되는데 반해, 반도체 소자등에 전원을 공급하거나 회로 전체를 운용하는 전기 신호를 변조.증폭시키는데 반해, 반도체 소자등에 전원을 공급하거나 회로 전체를 운용하는 전기신호를 변조.증폭시키는 인덕터, 트랜스 포머와 같은 수동 자기 소자는 아직도 3차원 벌크 형태로 사용되고 있다. 일본을 중심으로 각국에서는 자기 소자의 박막.소형화에 대한 다각도의 연구가 진행되었으나 국내서는 아직 미미한 실정이다. 따라서 고집적 전원 공급 장치나 지능 센서 등에 반도체와 자기 소자의 사용 주파수 대역과 크기가 통합된 반도체-자성체 IC(semiconductor-magnetic integrated circuit)의 필요성이 절실히 요구되고 있다. 현재 사용중인 벌크형 인덕터나, 트랜스 포머의 경우 10NHz이상의 고주파 대역에는 응용되지 못하고 있다. 이는 적용된 자성체가 페라이트(ferrite)로서 초투자율은 크지만 고주파대역에서의 공진 현상에 의해 저투자율을 나타내고, 포화 자속밀도가 낮기 때문이다. 이러한 페라이트 자성체의 대체품으로 주목받고 있는 것이 Fe, Co계 고비저항 자성마이다. 그러나 Co는 낮은 포화자속밀도를 나타내기 때문에 이러한 조건을 충족시키는 자성막으로 Fe계 미세 결정막을 사용하였다. 본 연구에서는 선택적 전기 도금법(selective electroplating method)과 LIGA like process를 이용하여 공시형 인덕터(air core inductor)의 라이브러리(library)를 구축한 뒤, 고주파 대역에서의 우수한 연자기 특성을 가지는 Ti/FeTaN막을 적용한 자기 박막 인덕터(magnetic thin film inductor)를 제작하여 비교.분석하였다. 제조된 인덕터의 특성 추정은 impedence analyzer를 이용하여 주파수에 따른 저항(resistance), 인덕턴스(inductance)를 측정, 계산한 성능지수(quality factor)로서 인덕터의 성능을 평가하였다. 제조된 박막 인덕터의 코일 형상은 5턴의 double rectangular spiral 구조였으며, 적용된 자성막의 유효 투자율9effective permeability)은 1500, 자성막, 절연막 그리고 코일의 두께는 각각 2$\mu\textrm{m}$, 1$\mu\textrm{m}$, 20$\mu\textrm{m}$이며 코일의 폭은 100$\mu\textrm{m}$, 코일간의 간격은 100$\mu\textrm{m}$였다. 제조된 박막 인덕터는 5MHz에서 1.0$\mu$H의 인덕턴스를 나타내었으며 dc current dervability는 100mA까지 유지되었다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.8-14
• /
• 2008

본 논문에서는 $8{\times}8$ CNT 센서 어레이를 CMOS 공정 후 처리를 통하여 센서회로가 제작된 CMOS 칩에 집적시켜 측정장비 없이도 자체적으로 감지결과를 출력할 수 있는 센서 칩의 기본적인 플랫폼을 설계 제작한 결과를 보고한다. 센서 소자로는 알루미늄 패드 사이에 연결된 CNT network을 사용하였으며 생화학적 반응에 의하여 전기전도도가 변화하는 것을 감지한다. 표준 CMOS 공정의 감지회로는 CNT network의 저항 값 변동에 의해 ring oscillator의 주파수가 변동하는 것을 감지하는 방식을 사용한다. 제작된 CMOS 센서 칩을 활용하여 이를 대표적인 생화학물질인 glutamate을 검출하는데 실험적으로 적용하여 농도에 따른 출력결과 값을 얻는데 성공한다. 본 연구를 통하여 본 센서 칩 플랫폼을 이용한 상용화의 가능성을 확인하며, 추가적으로 개발이 필요한 기술에 대해 파악한다.

• 전자공학회논문지
• /
• 제53권10호
• /
• pp.133-137
• /
• 2016

손발톱 관리를 위해 UV 젤의 이용이 점차 증가하고 있다. UV 젤에 필요한 UV 램프를 개발하기 위해 본 연구에서는 UV LED 램프 구성 회로를 설계하였다. 여러 개의 UV LED들에 일정한 전원을 공급하는 전원부는 DC-DC 컨버터 방식의 회로로 설계를 하였다. 그리고 엄지손톱의 방향과 소지손톱의 위치를 고려하여 UV LED들을 배치하였다. 전원부의 입력전원은 3.8[V]의 전지전압을 사용하였다. 전원부의 출력전압은 약 3.1[V]로 나타났으며, UV LED들이 소모하는 전류량에 따른 출력전압의 변화 상태를 알아보기 위해 부하저항을 삽입한 후 부하저항을 변화시켜 가면서 시뮬레이션 한 결과에서도 출력전압은 약 3.0[V] 이상으로 나타났다.

• 한국전자파학회논문지
• /
• 제26권7호
• /
• pp.620-626
• /
• 2015

본 논문에서는 2차 전역통과 필터를 이용하여 입력정합을 수행하고, LC 병렬공진 회로를 이용하여 트랜지스터의 출력 리액턴스를 최소화하는 기법을 적용함으로써 2~6 GHz에서 동작하는 광대역 GaN 전력증폭기 MMIC를 설계 및 제작하였다. 광대역 손실정합을 위해 사용된 2차 전역통과 필터는 트랜지스터의 채널 저항 효과를 보상하기 위해 비대칭적 구조를 사용하였다. Win Semiconductors사의 $0.25{\mu}m$ GaN HEMT 파운드리 공정으로 제작된 MMIC 칩은 크기가 $2.6mm{\times}1.3mm$이며, 주파수 대역 내에서 약 13 dB의 평탄한 이득 특성과 10 dB 이상의 우수한 입력정합 특성을 보였다. 포화출력 조건에서 측정된 출력전력은 2~6 GHz에서 38.6~39.8 dBm의 값을 보였고, 전력부가효율은 31.3~43.4 %을 나타내었다.

• 한국전기전자재료학회논문지
• /
• 제29권4호
• /
• pp.250-254
• /
• 2016

Currently, power conversion system which converts AC to DC Power is applied in domestic urban railway. The diode rectifier is used in most of them. However the diode rectifier can not control the output voltage and can not regenerate power as well. On the other hand, PWM (pulse width modulation) converter using IGBT (isolated gate bipolar transistor) can control output voltage, allowing it to reduce the output voltage drop. Moreover the Bi-directional conduction regenerates power which does not require additional device for power regeneration control. This paper compared the simulation results for the DC power supply system on both the diode rectifier and the PWM converter. Under the same load condition, simulation circuit for each power supply system was constructed with the PSIM (performance simulation and modeling tool) software. The load condition was set according to the resistance value of the currently operating impedance of light rail line, and the line impedance was set according to the distance of each substations. The train was set using a passive resistor. PI (proportional integral) controller was applied to regulate the output voltage. PSIM simulation was conducted to verify that the PWM Converter was more efficient than the diode rectifier in DC Traction power supply system.

• 한국항행학회논문지
• /
• 제18권4호
• /
• pp.364-370
• /
• 2014

본 논문에서는 트렌치 게이트 MOSFET에 적용을 위한 고 신뢰성을 갖는 트렌치 형성기술과 고품격의 제조기술을 제안하였다. 이는 향후 전력용 MOSFET 에 널리 적용이 가능하다. 트렌치 구조는 DMOSFET에서 셀 피치크기를 줄여서 Ron 특성을 개선하거나 대다수 전력용 IC에서 전력용 소자를 다른 CMOS(Complementary Metal Oxide Semiconductor) 소자로부터 독립시킬 목적으로 채용된다. 마스크 레이어를 사용하여 자기정렬기술과 산화막 스페이서가 채용된 고밀도 트렌치 MOSFET를 제작하기 위한 새로운 공정방법을 구현하였다. 이 기술은 공정 스텝수를 감소시키고 트렌치 폭과 소오스, p-body 영역을 감소시킴으로써 결과적으로 셀 밀도와 전류 구동성능을 증가시키며 온 저항의 감소를 가져왔다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.178-178
• /
• 2010

With the scaling down of ULSI(Ultra Large Scale Integration) circuit of CMOS(Complementary Metal Oxide Semiconductor)based electronic devices, the electronic devices become more faster and smaller size that are promising field of semiconductor market. However, very narrow line width has some disadvantages. For example, because of narrow line width, deposition of conformal and thin barrier is difficult. Besides, proportion of barrier width is large, thus resistance is high. Conventional PVD(Physical Vapor Deposition) thin films are not able to gain a good quality and conformal layer. Hence, in order to get over these side effects, deposition of thin layer used of ALD(Atomic Layer Deposition) is important factor. Furthermore, it is essential that copper atomic diffusion into dielectric layer such as silicon oxide and hafnium oxide. If copper line is not surrounded by diffusion barrier, it cause the leakage current and devices degradation. There are some possible methods for improving the these secondary effects. In this study, TaNx, is used of Tertiarybutylimido tris (ethylamethlamino) tantalum (TBITEMAT), was deposited on the 24nm sized trench silicon oxide/silicon bi-layer substrate with good step coverage and high quality film using plasma enhanced atomic layer deposition (PEALD). And then copper was deposited on TaNx barrier using same deposition method. The thickness of TaNx was 4~5 nm. TaNx film was deposited the condition of under $300^{\circ}C$ and copper deposition temperature was under $120^{\circ}C$, and feeding time of TaNx and copper were 5 seconds and 5 seconds, relatively. Purge time of TaNx and copper films were 10 seconds and 6 seconds, relatively. XRD, TEM, AFM, I-V measurement(for testing leakage current and stability) were used to analyze this work. With this work, thin barrier layer(4~5nm) with deposited PEALD has good step coverage and good thermal stability. So the barrier properties of PEALD TaNx film are desirable for copper interconnection.

• 한국재료학회지
• /
• 제26권11호
• /
• pp.649-655
• /
• 2016

Ni nanoparticles (NPs)-graphitic carbon nanofiber (GCNF) composites were fabricated using an electrospinning method. The amounts of Ni precursor used as catalyst for the catalytic graphitization were controlled at 0, 2, 5, and 8 wt% to improve the photovoltaic performances of the nanoparticles and make them suitable for use as counter electrodes for dye-sensitized solar cells (DSSCs). As a result, Ni NPs-GCNF composites that were fabricated with 8 wt% Ni precursors showed a high circuit voltage (0.73 V), high photocurrent density ($14.26mA/cm^2$), and superb power-conversion efficiency (6.72%) when compared to those characteristics of other samples. These performance improvements can be attributed to the reduced charge transport resistance that results from the synergetic effect of the superior catalytic activity of Ni NPs and the efficient charge transfer due to the formation of GCNF with high electrical conductivity. Thus, Ni NPs-GCNF composites may be used as promising counter electrodes in DSSCs.

• 한국재료학회지
• /
• 제28권1호
• /
• pp.38-42
• /
• 2018

Continuous efforts are being made to improve the efficiency of Si solar cells, which is the prevailing technology at this time. As opposed to the standard front-lit solar cell design, the back-lit design suffers no shading loss because all the metal electrodes are placed on one side close to the pn junction, which is referred to as the front side, and the incoming light enters the denuded back side. In this study, a systematic comparison between the two designs was conducted by means of computer simulation. Medici, a two-dimensional semiconductor device simulation tool, was utilized for this purpose. The $0.6{\mu}m$ wavelength, the peak value for the AM-1.5 illumination, was chosen for the incident photons, and the minority-carrier recombination lifetime (${\tau}$), a key indicator of the Si substrate quality, was the main variable in the simulation on a p-type $150{\mu}m$ thick Si substrate. Qualitatively, minority-carrier recombination affected the short circuit current (Isc) but not the opencircuit voltage (Voc). The latter was most affected by series resistance associated with the electrode locations. Quantitatively, when ${\tau}{\leq}500{\mu}s$, the simulation yielded the solar cell power outputs of $20.7mW{\cdot}cm^{-2}$ and $18.6mW{\cdot}cm^{-2}$, respectively, for the front-lit and back-lit cells, a reasonable 10 % difference. However, when ${\tau}$ < $500{\mu}s$, the difference was 20 % or more, making the back-lit design less than competitive. We concluded that the back-lit design, despite its inherent benefits, is not suitable for a broad range of Si solar cells but may only be applicable in the high-end cells where float-zone (FZ) or magnetic Czochralski (MCZ) Si crystals of the highest quality are used as the substrate.