• 한국산업정보학회논문지
• /
• 제11권2호
• /
• pp.98-102
• /
• 2006

최근 정보기술의 발전으로 유비쿼터스 컴퓨팅 환경이 대두되고 있으며 이에 따라 RFID라는 신기술의 등장과 응용에 관한 연구가 활발히 진행되고 있다. 이에 본 논문에서는 기존 RFID 시스템에서 유선망을 사용한 데이터 전송으로 인하여 발생될 수 있는 공간 및 이동성의 제약을 극복하기위하여 저가의 무선전송모듈을 적용하여 휴대형 상품정보제공 시스템을 개발하였다. 무선전송 모듈은 900MHz 대역의 Texas Instruments 사의 TRF6901 chipset을 이용하였고 이를 제어하는 MPU는 TI사의 MSP430F149로 설계하였다. 본 논문에서 개발한 시스템은 도서관리, 출입통제시스템등에 범용적으로 적용될 수 있을 뿐 아니라 이동형 RFID시스템에 혁신적인 기대 효과를 예상할 수 있다.

• ETRI Journal
• /
• 제42권4호
• /
• pp.549-561
• /
• 2020

We developed a 0.1-㎛ metamorphic high electron mobility transistor and fabricated a W-band monolithic microwave integrated circuit chipset with our in-house technology to verify the performance and usability of the developed technology. The DC characteristics were a drain current density of 747 mA/mm and a maximum transconductance of 1.354 S/mm; the RF characteristics were a cutoff frequency of 210 GHz and a maximum oscillation frequency of 252 GHz. A frequency multiplier was developed to increase the frequency of the input signal. The fabricated multiplier showed high output values (more than 0 dBm) in the 94 GHz-108 GHz band and achieved excellent spurious suppression. A low-noise amplifier (LNA) with a four-stage single-ended architecture using a common-source stage was also developed. This LNA achieved a gain of 20 dB in a band between 83 GHz and 110 GHz and a noise figure lower than 3.8 dB with a frequency of 94 GHz. A W-band image-rejection mixer (IRM) with an external off-chip coupler was also designed. The IRM provided a conversion gain of 13 dB-17 dB for RF frequencies of 80 GHz-110 GHz and image-rejection ratios of 17 dB-19 dB for RF frequencies of 93 GHz-100 GHz.

• 정보통신설비학회논문지
• /
• 제4권2호
• /
• pp.29-36
• /
• 2005

All-optical fiber-type $2{\times}32$ splitters for an Ethernet PON (passive optical network) were fabricated by using a FBT (fiber biconical tapered) process and the performance of the splitters was tested in upstream transmission of the EPON system. The $2{\times}32$ splitters was obtained by cascading $1{\times}4$ splitters fabricated by a conventional FBT process and showed -18 dB of insertion loss with 1.5 dB uniformity of output power at each channel and -0.1 dB of polarization dependent loss. The insertion loss variation was below 0.1 dB at the temperature range of $-40^{\circ}C\;to\;80^{\circ}C$. For upstream channel transmission test in the EPON system were a Zig board and a burst mode receiver. Zenko-made optical module was used for the burst mode receiver by adding functions of serializer/deserializer and clock data recovery, a Virtex II pro20 chipset and Vitesse VSC7123 were used in the Zig board for characterizing the burst mode and in the clock data recovery chipset, respectively. Startup acquisition lock time and data acquisition lock time were measured to be 670ns and 400ns, respectively, in the upstream channel transmission of the EPON system adapting the $2{\times}32$ splitter fabricated in this work.

• 전자공학회논문지C
• /
• 제36C권4호
• /
• pp.45-53
• /
• 1999

10Gbit/s 광수신기에 사용되는 전치증폭기, 리미팅증폭기, 그리고 판별회로 IC 등을 AlGaAs/GaAs HBT 기술을 이용하여 설계 제작하였다. 사용한 HBT는 차단주파수 55GHz, 최대 공진 주파수 45GHz 의 특성을 지닌다. 제작된 전치증폭기 와 PIN 광검출기를 이용해 광수신기 front-end를 구성하였는데, 측정된 이득은 46dBΩ, 3dB 대역폭은 12.3GHz 의 특성을 보였다. 리미팅증폭기는 소신호 이득 27dB, 3dB 대역폭 10.6GHz 특성을 보였으며, 입력 신호 전압 20mVp-p 이상에서 리미팅 동작이 이루어져 900mVp-p 신호를 출력하였다. 판별회로는 10Gbit/s에서 위상마진 300°, 입력 전압 수신감도 47mVp-p의 특성을 보였다.

• 정보처리학회논문지C
• /
• 제11C권7호
• /
• pp.951-958
• /
• 2004

초고속 인터넷 망등의 국내 인터넷의 저변확대로 인해 전자상거래, 인터넷뱅킹, 전자정부, 이메일등 의 많은 서비스와 다양한 정보의 보고로서 인터넷이 사용되고 있다. 근래에는 가상생환환경의 제공과 멀티미디어 서비스를 제공하고자 새로운 미래형 네트워크인 NGN(Next Gener-ation Network)로서 발전하고 있다. 인터넷은 원격지에서도 원하는 정보를 취득할 수 있는 장점이 있는데, 반대 급부로서 상대방의 정보를 허가없이 몰래 추출, 변조하거나 서비스를 제공하는 경쟁사의 서버를 다운시키는 등의 공격이 증대되고 있다. 2000년부터 님다(Nimda) 바이러스, 코드레드(Code Red) 바이러스, 분산서비스 거부 공격(DDoS : Distributed Denial of Service)이 인터넷 전반에 걸쳐 수행되어 네트워크의 사용을 불편하게 하며, 내부 네트워크 트래픽의 비정상적인 증가를 수반했다. 이러한 대역폭 고갈 침해공격에 대하여 네트워크의 유입점에 위치하는 게이트웨이 시스템에 기가비트 이더넷 인터페이스를 갖는 보안네트워크 카드에 재구성 가능한 하드웨어 기능을 제공 가능한 FPGA (Field Programmable Gate Arrart)상에 대역폭 재어기능인 폴리싱(Policing)을 구현한다.

• 한국ITS학회 논문지
• /
• 제7권5호
• /
• pp.13-25
• /
• 2008

본 연구는 현재 사용되고 있는 수치지도 및 GPS의 오차 특성을 비교하고, GPS 프로브 차량에 의해 수집되는 구간통행속도 정보의 산출 방법을 비교.평가하여 신뢰성 있는 방안을 제시하는데 연구목적이 있다. GPS 신호가 불량한 지점에서 실험 결과 GPS에 사용된 Chipset별로 거리오차가 큰 것으로 분석되었으며, 수치지도의 오차 특성 분석 결과 실측길이와 수치지도와의 차이는 평균 4% 정도로 차이가 발생한 것으로 나타났다 이러한 오차 특성을 고려하여 GPS수신 정보에 의한 구간통행속도 산출방법을 수치지도상의 진입진출 노드를 기종점으로 해당 링크 내에서 구간길이와 통행시간에 의한 산출 방법, 순간평균속도에 의한 산출 방법 및 이동거리 누적 및 통행시간에 의한 산출방법 등 세 가지 방법에 대한 알고리즘을 개발하고 이를 비교.평가하였다. 비교.평가결과, 구간길이와 통행시간에 의한 산출방법이 가장 신뢰성이 높은 것으로 분석되었다

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.109-112
• /
• 2000

The satellite communications are expected to play an important role to provide broadband multimedia services in the 21st century. According to this requirements, this paper describes the design and implementation of ATM-based high speed satellite modem ASIC chipset. The ASIC chip consists of three main parts, CODEC, Modulator and Demodulator. It supports burst and continuous mode operation with TDMA frame consisted of Reference bursts, Inbound burst, and Traffic burst. The maximum transmission rate is OC-3 (155Mbps) and the maximum operating clock speed is 220MHz. This ASIC chip was implemented with 0.25um CMOS technology.

• 한국통신학회논문지
• /
• 제22권6호
• /
• pp.1185-1194
• /
• 1997

It is necessary to control the frame memory to capture, edit and display images. This paper presents the free-scale image capture processor size of which is user-defined, compared to the conventional image capture processor size of which is fixed 1/2, 1/4 and full size. User-defined scale data is fed into this system, which generates the gating pulses and gates the inputted image data. This system also controls the 4M DRAM instead of frame meamory. And stored gated image data are displayed on the TV monitor. We designed the scalable image capture parts and DRAM controller with ACTEL FPGAs, simulated the circuits with Viewlogic and fusing ACTEL A1020B chips. We confirmed the whole operation with beadboard which composed of "Philips TV Chipset" and designed FPGA chips.PGA chips.

• ETRI Journal
• /
• 제31권3호
• /
• pp.247-253
• /
• 2009

We propose a Ku-band driver and high-power amplifier monolithic microwave integrated circuits (MMICs) employing a compensating gate bias circuit using a commercial 0.5 ${\mu}m$ GaAs pHEMT technology. The integrated gate bias circuit provides compensation for the threshold voltage and temperature variations as well as independence of the supply voltage variations. A fabricated two-stage Ku-band driver amplifier MMIC exhibits a typical output power of 30.5 dBm and power-added efficiency (PAE) of 37% over a 13.5 GHz to 15.0 GHz frequency band, while a fabricated three-stage Ku-band high-power amplifier MMIC exhibits a maximum saturated output power of 39.25 dBm (8.4 W) and PAE of 22.7% at 14.5 GHz.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.63-72
• /
• 2004

The supply voltage has been drop rapidly and the total length of the wire increased exponentially in the nanometer SoC design environment. The ideal supply voltage was dropped sharply by the resistance and parasitic devices which stayed on the kilometers-long wire length. Even worse, it could severely affect the functional behavior of the block of the design. To analyze the effects of the long wire of the SoC while maintaining the accuracy, the modeling of the current and the RC conversion of the parasitic techniques are researched and applied. By these modeling and conversion, the multi-million gates HDTV Chipset can be analyzed within a day. The benchmark analysis of the HDTV SoC showed the superiority to the conventional methods in performance and accuracy.