• 대한전자공학회논문지TC
• /
• 제42권7호
• /
• pp.57-62
• /
• 2005

본 논문에서는 마이크로파 SPDT 스위치를 GaAs pHEMT 공정을 이용하여 설계 및 제작하였다. 광대역 스위치 설계를 위하여 CPW로 구현한 임피던스 변환회로를 삽입하여 온-저항과 오프-커패시턴스를 줄임으로서 낮은 삽입손실과 높은 격리도를 갖는 구조를 구현하였다. 변환회로를 구성하는 전송선로의 소자 개수와 병렬로 삽입되는 FET의 개수는 시물레이션을 통해 최적의 값으로 설계하였다. 설계된 스위치의 측정 결과 53$\~$ 61 GHz 대역에서 2.6 dB 이하의 삽입손실과 24 dB 이상의 격리도를 얻었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권4호
• /
• pp.300-308
• /
• 2010

This paper describes the development of a low-power electrocardiogram (ECG) touch sensor intended for the use with two dry metal electrodes. An equivalent ECG extraction circuit model encountered in a ground-free two-electrode configuration is investigated for an optimal sensor read-out circuit design criteria. From the equivalent circuit model, (1) maximum sensor resolution is derived based on the electrode's background thermal noise, which originates from high electrode-skin contact impedance, together with the input referred noise of instrumentation amplifier (IA), (2) 60 Hz electrostatic coupling from mains and motion artifact are also considered to determine minimum requirement of common mode rejection ratio (CMRR) and input impedance of IA. A dedicated ECG read-out front end incorporating chopping scheme is introduced to provide an input referred circuit noise of 1.3 ${\mu}V_{rms}$ over 0.5 Hz ~ 200 Hz, CMRR of IA > 100 dB, sensor resolution of 7 bits, and dissipating only 36 ${\mu}W$. Together with 8 bits synchronous successive approximation register (SAR) ADC, the sensor IC chip is implemented in 0.18 ${\mu}m$ CMOS technology and integrated on a 5 cm $\times$ 8 cm PCB with two copper patterned electrodes. With the help of proposed touch sensor, ECG signal containing QRS complex and P, T waves are successfully extracted by simply touching the electrodes with two thumbs.

• 한국정보통신학회논문지
• /
• 제8권8호
• /
• pp.1705-1712
• /
• 2004

본 논문에서는 5.25GHz 저잡음 증폭기(LNA)에 대해 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 저가 고주파 BIST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 이러한 BIST 회로는 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정원리를 이용한다. 본 논문에서 제안하는 방법은 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다.

• Journal of Power Electronics
• /
• 제14권6호
• /
• pp.1345-1356
• /
• 2014

The thermal behavior of power modules is an important criterion for the design of cooling systems and optimum thermal structure of these modules. An important consideration for high power and high frequency design is the spacing between semiconductor devices, substrate structure and influence of the boundary condition in the case. This study focuses on the thermal behavior of hybrid power modules to establish a simplified method that allows temperature estimation in different module components without decapsulation. This study resulted in a correction of the junction temperature values estimated from the transient thermal impedance of each component operating alone. The corrections depend on mutual thermal coupling between different chips of the hybrid structure. A new experimental technique for thermal mutual evaluation is presented. Notably, the classic analysis of thermal phenomena in these structures, which was independent of dissipated power magnitude and boundary conditions in the case, is incorrect.

• 대한전자공학회논문지TC
• /
• 제42권6호
• /
• pp.1-8
• /
• 2005

본 논문에서는 1.8GHz 고주파 수신기 전단부의 결함 검사를 위한 새로운 저가의 BIST 회로(자체내부검사회로) 및 설계기술을 제안한다. 이 기술은 입력 임피던스 매칭 측정 방법을 이용한다. BIST 블록과 고주파 수신기의 전단부는 0.25m CMOS 기술을 이용하여 단일 칩 위에 설계되었다. 이 기술은 측정이 간단하고 비용이 저렴하며, BIST 회로가 차지하는 면적은 고주파 전단부가 차지하는 전체면적의 약 $10\%$에 불과하다.

• 대한전자공학회논문지TC
• /
• 제43권3호
• /
• pp.68-77
• /
• 2006

본 논문에서는 4.5-5.5GHz 저잡음 증폭기 (low noise amplifiers, LNAs)를 위한 새로운 구조의 검사용 설계(Design-for-Testability, DfT) 회로를 제안한다. 이러한 검사용 설계회로는 고가의 장비를 사용하지 알고도 저잡음 증폭기의 전압 이득, 잡음 지수, 입력 임피던스, 입력 반사 손실 및 출력 신호대 잡음 전력비를 측정한다. 검사용 설계회로는 $0.18{\mu}m$ SiGe 공정을 이용하여 설계되었으며, 입력 임피던스 정합과 직류 출력 전압 측정을 이용한다. 이러한 회로를 이용한 회로 검사 기술은 검사 방법이 간단하고 검사하는데 드는 비용이 저렴하다.

• 센서학회지
• /
• 제26권5호
• /
• pp.342-347
• /
• 2017

We present a precision instrument amplifier (IA) designed for bio-potential acquisition. The proposed IA employs a capacitively coupled instrument amplifier (CCIA) structure to achieve a rail-to-rail input common-mode range and low gain error. A positive feedback loop is applied to boost the input impedance. Also, DC servo loop (DSL) with pseudo resistors is adopted to suppress electrode offset for bio-potential sensing. The proposed amplifier was designed in a $0.18{\mu}m$ CMOS technology with 1.8V supply voltage. Simulation results show the integrated noise of $1.276{\mu}Vrms$ in a frequency range from 0.01 Hz to 1 KHz, 65dB SNR, 118dB CMRR, and $58M{\Omega}$ input impedance respectively. The total current of IA is $38{\mu}A$. It occupies $740{\mu}m$ by $1300{\mu}m$ including the passive on-chip low pass filter.

• Journal of electromagnetic engineering and science
• /
• 제14권2호
• /
• pp.47-53
• /
• 2014

This paper presents a high gain and high harmonic rejection low-noise amplifier (LNA) for software-defined radio receiver. This LNA exploits the high quality factor (Q) series resonance technique. High Q series resonance can amplify the in-band signal voltage and attenuate the out-band signals. This is achieved by a source impedance transformation. This technique does not consume power and can easily support multiband operation. The chip is fabricated in a $0.13-{\mu}m$ CMOS. It supports four bands (640, 710, 830, and 1,070MHz). The measured forward gain ($S_{21}$) is between 12.1 and 17.4 dB and the noise figure is between 2.7 and 3.3 dB. The IIP3 measures between -5.7 and -10.8 dBm, and the third harmonic rejection ratios are more than 30 dB. The LNA consumes 9.6 mW from a 1.2-V supply.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.635-641
• /
• 2004

본 논문에서는 802.113 무선 근거리 통신망(wireless LAM)용 5.25GHz 저잡음 증폭기(LNA)에 대해 고가 장비를 사용하지 않고도 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 고주파 81ST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 본 연구에서 제작된 BIST 회로는 기존의 고가 검사 장비 대신 고주파 회로의 결함검사나 성능검사에 적용될 수 있다. 이러한 BIST 회로는 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정을 이용한다. 본 방법에서는 DUT(Device Under Test: 검사대상이 되는 소자)와 BIST 회로가 동일 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만이 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다.

• 한국전자파학회지:전자파기술
• /
• 제12권3호
• /
• pp.12-24
• /
• 2001

최근에 이동통신 시스템의 다기능/고기능화에 따 라 여러 선진업체에서 RF부품의 모듈화 개발이 추 진되고 있으며, 이에 대응하여 LTCC를 이용한 MCM (Multi-Chip Module)적층기술의 개발이 확대되고 있 다. 이 기술은 세라믹기판 내부에 L, C, R등의 수 동소자를 3차원적으로 구성, 일체화할 수 있기 때문 에 이들 수동소자 뿐 아니라 세라믹 개별 부품으로 이용되고 있는 대역통과 여파기 및 바이어스라인, 임피던스 매칭 회로, 스트립라인등을 하나의 구조물 에 집적화 시킴으로써 제품의 소형화 및 대량생산 이 가능해진다. 본 논문에서는 LTCC를 활용한 고 집적 복합모듈 기술과 동향에 대한 개요 및 개발사례로서 적층 VCO 모듈의 제작에 대해 소개하기로 한다.