• 전자공학회논문지SC
• /
• 제48권2호
• /
• pp.15-21
• /
• 2011

본 논문에서는 $0.35{\mu}m$ CMOS 공정을 이용하여 태양 에너지 하베스팅을 위한 에너지 관리 시스템을 설계하였다. 태양 에너지 관리 시스템은 ISC(Integrated Solar Cell), voltage booster, MPPT(Maximum Power Point Tracker) control unit으로 구성된다. ISC의 개방전압은 약 0.5V이고, 단락 전류는 약 $15{\mu}A$이다. Voltage booster는 뒷단에 약 1.5V로 승압된 전압을 공급한다. MPPT control unit은 ISC가 MPP점에 도달 하였을 때, load로 전력이 전달될 수 있도록 pMOS 스위치를 동작시킨다. SEMU(Solar Energy Management Unit)의 크기는 패드를 포함하여 $360{\mu}m{\times}490{\mu}m$이다. ISC의 면적은 $500{\mu}m{\times}2000{\mu}m$이다. 제작된 칩을 측정한 결과 설계된 SEMU가 ISC에서 수확된 에너지에 대해 MPPT control 동작을 제대로 수행하는 것을 확인하였다. 측정된 MPP 전압범위는 약 370mV∼420mV이다.

• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.75-82
• /
• 2000

본 논문에서는 새로운 16비트 저전력 ALU(Arithmetic Logic Unit) 구조 및 회로를 제안하여 트랜지스터 레벨로 설계, 제작 및 테스트하였다. 설계한 ALU는 16개의 명령어를 수행하며 2단계 파이프라인 구조를 가진다. 제안한 ALU는 switched capacitance를 줄이기 위해 논리연산시에는 덧셈기가 스위칭하지 않도록 하였으며, P(propagation)블록의 출력을 듀얼버스(dual bus)구조로 하였다. 또한 이와 같은 ALU구조를 위한 새로운 효율적인 P 및 G(generation)블록을 제안하였다. 그 외에 저전력 실현을 위하여 ELM덧셈기, 이중모서리 천이 플립플롭double-edge triggered flip-flop) 및 조합형 논리형태(combination of logic style)을 사용하여 ALU를 구현하였다. 모의실험결과, 제안한 구조는 기존의 구조$^{[1.2]}$에 비교하여 수행되는 산술연산의 사용횟수에 대하여 논리연산의 사용횟수가 증가할수록 전력감축의 효과가 증가하였다. 수행되는 산술연산 대 논리연산의 전형적인 비율을 7:3이라고 가정할 때, 제안한 구조는 기존 구조에 비해서 12.7%의 전력감축을 보였다. 설계한 ALU는 0.6${\mu}m$ 단일폴리, 삼중금속 CMOS 공정으로 제작하였다. 칩 테스트 결과 최대동작 주파수는 53MHz로 동작하였고 전력소모는 전원전압 3.3 V, 동작 주파수 50MHz에서 33mW를 소모하였다.

• 대한전자공학회논문지TC
• /
• 제38권11호
• /
• pp.63-70
• /
• 2001

밀리미터파 대역에서 안정적이고 경제적인 local oscillator (LO) 신호를 생성하기 위한 주파수 체배기를 설계 및 제작하였다. 주파수 체배기는 14.5 GHz를 입력받아 29 GHz를 생성하도록 설계되었으며, 측정 결과 14.5 GHz에서 S11이 -9.2 dB, 29 GHz에서 S22가 -18.6 dB 로 입력 측은 14.5 GHz에, 출력 측은 29GHz에 매칭이 되었다. 변환손실의 경우 14.5 GHz에서 입력전력 6 dBm일 때 최소 값인 18.2 dB를 보였으며, 출력 단에서의 주파수 스펙트럼 특성은 14.5 GHz에서 15.2dB의 값을 나타내었다. 또한 입력신호의 isolation특성은 10.5 GHz에서 18.5GHz까지 주파수 범위에서 30 dB이상의 값을 보였다. 제작된 MMIC(Microwave monolithic integrated circuits) 주파수 체배기의 칩 사이즈는 $1.5{\times}2.2\;mm^2$이다.

• 대한전자공학회논문지SD
• /
• 제47권3호
• /
• pp.28-34
• /
• 2010

본 논문에서는 13.56 MHz 반송주파수를 사용하며, ISO1443 A타입/B타입, 15693을 만족하는 RFID 리더기용 송수신기를 설계하였다. 수신기에서 자동적으로 비교전압을 생성하기 위해서 양과 음의 두 피크전압을 검출할 수 있는 음의 피크검출기와 양의 피크검출기와 수신된 신호의 세기에 따라 기준전압의 결정 레벨(decision level)을 가변 할 수 있는 데이터 슬라이서를 사용한 회로를 제안하였다. 송신기는 15693 표준 스펙을 만족시키기 위해서는 큰 출력스왕 및 전류가 필요하게 된다. 이런 이유로 고정된 부하에서도 전원 전압이상의 출력스윙이 가능하고，큰 전류를 흐릴 수 있는 코일부하를 사용하면서 세 가지 표준 모두 만족시킬 수 있었다. 또한 각 표준에 따라 출력전류는 5 mA~240 mA, 변조율은 100%, 30%~5%까지 조정 가능하도록 하였다. 13.56 MHz RFID 리더기는 CM0S $0.18\;{\mu}m$ 공정과 3.3V 단독전압을 사용하였다. 패드 제외한 칩 면적은 $1.5\;mm\;{\times}\;1.5mm$ 이다.

• 전자공학회논문지
• /
• 제50권9호
• /
• pp.68-73
• /
• 2013

본 논문에서는 수면 중에 사용자의 건강상태를 모니터링 하기 위한 U-health 시스템으로 맥박 수와 맥박 파형 검출 회로를 제안하였다. 제안된 검출 회로의 출력은 배터리의 교체 없이 장시간 사용하기 위하여 건강 상태에 따라 맥박 수 또는 맥박 파형이 선택된다. 이러한 동작을 위해 제안된 신호 검출 회로는 ADC 모드 또는 카운트 모드로 동작하는 이중 모드 ADC와 간단한 디지털 로직으로 구성된 판별기를 사용하였다. 우선 초기에는 카운트 모드로 동작하는 이중 모드 ADC를 통해 4초 동안의 맥박 수를 검출한다. 검출된 맥박수는 판별기에서 1분간 누적한 뒤 건강 상태를 판별한다. 건강 이상 등으로 맥박 수가 설정된 정상 범위를 벗어난 경우 이중 모드 ADC는 ADC 모드로 동작하며 맥박 파형을 1kHz의 샘플링 주파수로 10bit의 디지털 데이터로 변환한다. 데이터는 버퍼에 저장하였다가 620kbps의 속도로 RF Tx를 통해 단말기로 전송한다. 이때 RF Tx는 모드에 따라 1분 혹은 1ms 간격으로 동작한다. 제안된 신호 검출 회로는 $0.11{\mu}m$ 공정으로 설계하였으며 $460{\times}800{\mu}m^2$의 면적을 차지한다. 측정결과 제안된 검출 회로는 1V의 동작 전압에서 카운트 모드에서는 $161.8{\mu}W$, ADC 모드에서는 $507.3{\mu}W$의 전력을 소모한다.

• 전기전자학회논문지
• /
• 제14권1호
• /
• pp.65-74
• /
• 2010

최근 TV 방송의 새로운 시장인 DTV 시장이 넓어지면서 DTV 튜너에 대한 요구도 많아지고 있다. DTV 튜너를 설계하는 데에는 많은 어려운 부분이 있지만, 가장 어려운 부분 중에 하나가 주파수합성기이다. 본 논문에서는 DTV 튜너를 위한 주파수합성기 회로를 $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였다. 설계한 주파수합성기는 DTV(ATSC)의 주파수 대역(54~806MHz)을 만족한다. 하나의 VCO를 사용하여 광대역을 만족시킬 수 있는 구조를 제안하고, LO pulling 효과를 최소화 하기위하여 1.6~3.6GHz 대역에서 동작하도록 설계하였다. 또한 고주파 대역과 저주파 대역에서의 VCO 이득의 차이와 주파수 간격의 변화를 줄여 안정적인 광대역 특성을 구현하였다. 모의실험 결과, 설계한 VCO의 이득은 59~94MHz(${\pm}$17.7MHz/V,${\pm}$23%)이고, 주파수 간격은 26~42.5MHz (${\pm}$8.25MHz/V,${\pm}$24%)이며, tuning range는 76.9%이다. 설계된 주파수합성기의 위상잡음은 100kHz offset에서 -106dBc/Hz이고, 고착시간은 약 $10{\mu}s$ 정도이다. 설계된 회로는 1.8V 전원전압에서 20~23mA의 전류를 소모하며 칩 면적은 PAD를 포함하여 2.0mm${\times}$1.8mm이다.

• 유기물자원화
• /
• 제8권4호
• /
• pp.129-137
• /
• 2000

본 연구에서는 도시고함수율 유기성폐기물(MWWT)의 처리를 위하여, 음식물 쓰레기의 처리에 사용되었던 컨테이너 호기성 퇴비화 시스템과, 계분 및 축분처리에 사용되었던 직립 상향 기계식 교반기를 조합하여 개발하였다. 호기성 처리 공정은 운전이 쉽다는 점과 운전비용이 저렴하다는 점, 자연에서 이용하기 가장 편리한 안정된 부산물을 만들 수 있다는 장점에도 불구하고, 염분의 농축, 과도한 부형제의 사용에 의한 경제적 부담의 증가 및 설비의 대형화 등의 장애물을 가지고 있다. 개발된 공정은 이러한 문제점을 보완하고자 하수슬러지는 초기의 수분조절 및 고속발효를 위해 직립 밀폐형 반응조에서 5일간, 음식물쓰레기는 탈염과 수분조절을 위해 밀폐형 무교반 필터에서, 침출수는 폐수처리 장치에서 처리하였다. 실험결과 국내 퇴비에 품질규격을 만족하면서 부자재의 사용량을 3% 이내로 조절할 수 있어 기존공정의 문제점을 해결할 수 있는 가능성을 확인하였다.

• 한국항행학회논문지
• /
• 제14권5호
• /
• pp.684-690
• /
• 2010

차세대 이동통신 시스템은 다양한 서비스의 융합과 멀티모드를 지원하기 위한 구조로 연구되고 있다. 또한 다양한 서비스를 제공받기 위한 사용자의 요구는 점차 증가되고 있으며, 서비스 지원을 위한 대용량 데이터 전송을 위한 많은 통신방식들이 출현하고 있다. 그 중 대표적인 시스템으로 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 이용하는 WiBro(Wireless Broadband), WLAN(Wireless Local Area Network) 등이 있다. 하지만 차세대 이동통신 시스템에서는 하나의 단말로 OFDM 방식을 이용한 통신방식 이외 CDMA(Code Division Multiple Access), WCDMA(Wideband CDMA) 방식을 동시에 지원 받고자한다. 통합된 시스템은 SoC(System on Chip) 기술 적용으로 빠른 발전을 이루고 있지만, 무선통신 시스템에서 필수적으로 요구되는 요소 중 전력 증폭기의 비선형 특성으로 인한 신호의 왜곡을 유발시켜 인접채널 간섭을 성화 시키고 시스템의 효율을 떨어뜨리는 문제를 해결해야 한다. 전력증폭기의 문제점을 해결하기 위해 많은 선형화 기법들이 제시되었으며, 다항식 사전왜곡 기법은 증폭기로 입력되는 신호가 증폭기의 역 특성을 갖도록 하는 기법으로 다항식을 통하여 증폭기를 모델링하기 때문에 수렴 속도가 빠르고 다른 기법들과 비교하여 우수한 성능을 보인다. 본 논문에서는 차세대 이동통신 서비스를 위한 모뎀 구조를 제시하고 OFDM 방식 사용에 있어 발생 되는 PAPR(Peak-to-Average Power Ratio) 감소 기법을 적용한 후 다항식 사전왜곡 기법을 적용하여 차세대 이동통신 시스템을 분석하였다.

• 한국정보통신학회논문지
• /
• 제10권3호
• /
• pp.486-495
• /
• 2006

본 논문에서 는 플래쉬 셀을 사용하여 수동형 UHF RFID 태그 칩에 사용되는 저전력 1Kb 동기식 EEPROM을 설계하였다. 저전력 EEPROM을 구현하기 위한 방법으로 다음과 같은 4가지 방법을 제안하였다. 첫째, VDD(=1.5V)와 VDDP(=2.5V)의 이중 전원 공급전압 방식을 사용하였고, 둘째, 동기식 회로 설계에서 클럭(clock) 신호가 계속 클럭킹(clocking)으로 인한 스위칭 전류(switching current)가 흐르는 것을 막기 위해 CKE(Clock Enable) 신호를 사용하였다. 셋째, 읽기 사이클에서 전류 센싱(current sensing) 방식 대신 저전력 소모를 갖는 clocked inverter를 사용한 센싱 방식을 사용하였으며, 넷째, 쓰기 모드시 Voltage-up 변환기(converter) 회로를 사용하여 기준전압 발생기(Reference Voltage Generator)에는 저전압인 VDD를 사용할 수 있도록 하여 전력 소모를 줄일 수가 있었다. $0.25{\mu}m$ EEPROM 공정을 이용하여 칩을 제작하였으며, 1Kb EEPROM을 설계한 결과 읽기 모드와 쓰기 모드 시에 소모되는 전력은 각각 $4.25{\mu}W$와 $25{\mu}W$이고, 레이아웃 면적(layout area)은 $646.3\times657.68{\mu}m^2$이다.

• 디지털융복합연구
• /
• 제14권4호
• /
• pp.419-424
• /
• 2016

본 논문에서는 광학설계 프로그램을 이용하여 LED 광원의 위치 변화에 따른 배광분포에 대하여 연구하였다. 사용한 LED 조명기구는 엣지형의 LED 배열을 이용하였으며 반사판을 중심으로 도광판 및 확산판을 위와 아래에 배치한 구조이다. LED 칩을 반사판 에지 중심에서 위로 1mm, 2mm 및 3mm로 위치를 바꾸어 시뮬레이션 하였다. LED 칩이 중심에 위치한 경우는 전반확산 배광분포를 보였으며 2mm 이상에서는 효율 0.56의 반직접 배광 분포를 보였다. 3mm 위에 LED 칩을 위치시키면 0.31 효율을 갖는 직접 배광분포를 갖는 배광특성을 나타내었다. 도광판은 평면형 보다 칩 위치에서 밖으로 작아지는 쐐기형의 구조에서 더 좋은 효율을 나타내었다. 그리고 반사면에 반구형의 형상을 0.015mm 씩 증가시키며 방사 형태로 배치한 경우는 파워 1.02W, 효율 0.25, 최대광도 0.104W/sr로서 패턴을 형성하지 않은 경우보다 더 우수한 광 특성을 얻을 수 있었다.