• Child Studies in Asia-Pacific Contexts
• /
• 제7권1호
• /
• pp.1-13
• /
• 2017

The rich cultural backgrounds and practices of children from native cultures are often absent in classroom instruction, as teachers might feel that they have inadequate knowledge and backgrounds in the unique practices of these populations. Historically, children from native cultures have had challenging educational experiences and poor educational outcomes. To address these challenges, we propose a Family and Culture Based (FCB) framework that draws from family-centered practice, asset-based practice, and culturally responsive pedagogy. This article describes the three steps of the FCB framework, which uses a teacher-as-learner approach to instruct students from native cultures by engaging teachers in reflection, gaining knowledge about the cultural practices of the family and community, and integrating the new knowledge into practice. We use a Pacific Islands case (Native Hawaiian family) and a Pacific Northwest case (First Nations family) to illustrate the potential benefits of using the FCB framework with indigenous students.

• 대한수학교육학회지:수학교육학연구
• /
• 제26권3호
• /
• pp.421-442
• /
• 2016

이 연구는 현직 교사 38명이 삼각형의 무게중심 수업을 관찰한 결과를 검토하여 교사들의 수업 분석 관점의 특징을 기술함으로써 수업 실행 지식과 관련된 논의에의 시사점을 얻고자 하였다. 이를 위해 교사들이 작성한 수업 관찰 결과를 교사 지식의 분석틀인 KQ에 비추어 해석하였으며, 삼각형의 무게중심 교수-학습에 대해 선행 연구에서 지적한 주요 이슈와 관련하여 분석하였다. 이로부터 무게중심 수업 분석에서 드러나는 교사 지식의 특징을 6가지로 요약하였으며, 교사들의 수업 실행 역량 개발과 관련된 몇 가지 시사점을 논의하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.396-399
• /
• 1999

In this paper, the efficient HW/SW co-simulation method which selects the ISA model dynamically is proposed. Because the ISA models with only fixed accuracy have been used in previous co-simulation environment, it may result in bad performance in speed or accuracy. In the proposed method, the cycle accurate ISA model is used in the case that the states of the detailed system are to be inspected. In other case, instruction-based model is executed in order to accelerate the simulation speed. The proposed dynamic model selection can be done by setting the conversion point in the application code before the simulation starts. The experiment on the embedded RISC processor have been performed, and its result shows that the proposed method is more efficient than the case of using fixed ISA model.

• 품질경영학회지
• /
• 제49권3호
• /
• pp.269-279
• /
• 2021

Purpose: The purpose of this study was to suggest weapon system specifications for requirements of Condition-Based Maintenance(CBM/CBM⁺). Methods: The military documents and case studies with regard to condition-based maintenance were reviewed. Representative Korea defense specifications of weapon system such as an aircraft, a C4ISR etc. were analyzed and investigated the level of requirement for maintainability was. Results: Condition-based maintenance was defined in both U.S. instruction and Korean directive. While deparment of defense(U.S.) provide a guidebook for CBM⁺, detailed instruction was not sufficient for Korean. Ministry of national defense(ROK) define the CBM⁺ by means of IPS element which should be developed along with the system development. The maintainability was barely included in Korean defense specifications, except for BIT(Built-in test) function. As a first step for defining the condition-based maintenance requirement in defense specification, this study suggests a standard form for data needed to acquire according to types of system, fault, failure, and so on. Conclusion: The empirical researches on CMB/CBM⁺ with domestic weapon systems are not enough, and a logic which leads the maintenance strategy to CMB/CBM⁺ is not solved. Through technical researches and institutional improvements including this study, we hope that condition-based maintenance would be fully established in the Korean defense field.

• Journal of Computing Science and Engineering
• /
• 제5권2호
• /
• pp.131-140
• /
• 2011

Different cores typically share the last-level cache in a multi-core processor. Threads running on different cores may interfere with each other. Therefore, the multi-core worst-case execution time (WCET) analyzer must be able to safely and accurately estimate the worst-case inter-thread cache interference. This is not supported by current WCET analysis techniques that manly focus on single thread analysis. This paper presents a novel approach to analyze the worst-case cache interference and bounding the WCET for threads running on multi-core processors with shared L2 instruction caches. We propose to use an interference matrix to model inter-thread interference, on which basis we can calculate the worst-case inter-thread cache interference. Our experiments indicate that the proposed approach can give a worst-case bound less than 1%, as in benchmark fib-call, and an average 16.4% overestimate for threads running on a dual-core processor with shared-L2 cache. Our approach dramatically improves the accuracy of WCET overestimatation by on average 20.0% compared to work.

• 인터넷정보학회논문지
• /
• 제6권4호
• /
• pp.1-7
• /
• 2005

웹 기반 학습시스템은 CGI를 기반으로 하는 절차지향에 따라 구현되었다. 그러나 이러한 방법은 시스템 개발의 경우 프로그램 코드의 중복에 의한 비효율성을 가질 수 있으며, 개발이후에도 운영 및 관리에 어려움을 준다. 따라서 웹 기반 학습시스템에서도 컴포넌트 기반 개발방법의 도입이 필요하다. 본 연구에서는 컴포넌트 합성에 의한 웹 기반 성적처리 시스템을 구현하였다. 적용된 컴포넌트는 Java Beans로 구현하였으며, 합성 방법은 Chiron-2 아키텍처를 이용하였다. 이러한 방법에 의하여 본 연구는 구조적인 장점들뿐만 아니라 유지보수를 측정하는 사이크로매틱 복잡도에서도 낮은 수치를 나타냄으로서 보다 좋은 효율성을 가짐을 알 수 있다.

• 과학교육연구지
• /
• 제41권2호
• /
• pp.248-266
• /
• 2017

본 연구는 초등학교 6학년 수학수업에서 수업인터넷을 기반으로 한 협력학습의 다양한 수업사례를 제시하는데 그 목적이 있다. 이를 위해 수업인터넷 기반을 위한 수업환경의 설계 방법을 안내하고 다양한 수업방법에 대한 사례를 제시하였다. 본 연구는 D 광역시의 초등학교 6학년 한 개 반을 대상으로 2016년 3월부터 11월까지 약 9개월간 수업인터넷 기반으로 한 협력학습을 실시하여 대표적인 수업사례 유형을 정리하였다. 그 유형으로는 수업인터넷을 기반으로 한 교실 내 협력학습, 교실-교실 간 원격협력학습, 실시간 참여수업, 프로젝트 협력학습, 가상현실을 이용한 협력학습 등으로 구분할 수 있었으며, 다른 지역의 학생들과 동시간대에 협력학습을 실시할 수 있거나 Youtube를 이용한 학부모 및 교사 참관수업이 가능하다는 점이 기존의 협력학습과 차이가 있다는 것을 알 수 있었다. 이러한 수업사례는 교실 안에서 이루어지는 전통적인 수학수업을 벗어날 수 있는 사례로 제시할 수 있다는 점에서 미래교실에서의 스마트 기기와 인터넷을 활용한 수업방법에 대한 시사점을 제공할 수 있을 것이다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권2호
• /
• pp.200-208
• /
• 2000

다중 포트를 가진 레지스터의 장점은 읽기 접근에 대해서는 한번에 여러 병령어에서 레지스터를 공유할 수 있다는 것이다. 여기서는 높은 수준에서 이러한 다중 포트 레지스터를 가진 파이프라인 수퍼 스칼라 프로세서에서의 타이밍 특성과 자원 제한을 묘사하기 위한 정형방법을 제시한다. 특히, 파이프 라인 명령어가 순서대로 들어오는 경우에 대해서 먼저 병세하고, 순서에 상관없이 어느 싸이클에 검색 가능한 명령어들 중에서 동시에 실행 가능한 명령어 짝을 찾아 실행시키는 수퍼 스칼라 파이프라인 방식인 비순차(Out-of-Order) 명령어 수퍼 스칼라 방식에서의 타이밍 분석으로 확장하였다. 명령어 명세에는 프로세스 대수(Process Algebra)기반의 정형기법인 ACSR(Algebra of Communicating Shared Resources)을 이용하여 모델링한다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2006년도 춘계 종합학술대회 논문집
• /
• pp.246-250
• /
• 2006

디지털 콘텐츠 분야의 급속한 발전과 함께, 디자이너들에게 있어 다양한 미디어를 통해 구현되는 디지털 색채를 전문적으로 활용할 수 있는 능력이 요구되게 되었다. 따라서 본 연구의 목적은 이러한 색채 디자인 능력을 함양시킬 수 있는 새로운 디지털 색채 디자인 교육과정을 제안함에 있다. 본 연구에서는 전통적인 색채이론과 디지털 매체에 대한 이해를 기반으로, 다양한 디지털 색채 실습 기회를 제공하는 대학수준의 디지털 색채 디자인 교육내용을 개발하였다. 또한 면대면 교실 수업과 웹 기반 수업을 통합한 혼합학습(Blended Learning) 방식을 활용하여, 학습자와의 상호작용을 촉진시켜 보다 풍부한 색채 경험을 제공할 수 있는 교육방법을 제안하였다. 새로운 디지털 색채 교육과정을 두 차례의 대학 강의에 적용하여, 교육과정의 효율성을 검증하였다.

• 한국통신학회논문지
• /
• 제27권5C호
• /
• pp.512-521
• /
• 2002

최근에 성능의 한계를 드러내고 있는 수퍼스칼라 RISC를 대체할 새로운 프로세서 구조로서 SMT(Simultaneous Multi-Threading)이 활발히 연구되고 있다. SMT는 하나의 프로세서에 여러 개의 스레드가 하드웨어 자원을 동적으로 공유하며 동시에 수행되는 구조이다. 이러한 환경에서는 프로세서 안에 존재하는 여러 스레드로부터 명령어를 원활하게 공급하여 주는 것이 중요하다. SMT 프로세서는 기존의 프로세서에 비하여 사이클 당 실제 처리되는 명령어 수가 월등히 많기 때문에, 사이클 당 명령어 페치량과 페치된 명령어를 임시 저장하는 페치 큐의 엔트리수가 신중하게 결정되어야 한다. 또한 사이클마다 페치할 스레드와 각 스레드의 페치량을 결정하는 것이 성능에 큰 영향을 미친다. 따라서 본 논문에서는 이러한 요소들이 프로세서 전체의 성능에 미치는 영향을 분석하고 그 결과를 바탕으로 SMT 프로세서에 최적화된 명령어 페치 전략에 대하여 논한다.