• ETRI Journal
• /
• 제28권2호
• /
• pp.175-181
• /
• 2006

A new CMOS voltage-controlled fully-differential transconductor is presented. The basic structure of the proposed transconductor is based on a four-MOS transistor cell operating in the triode or saturation region. It achieves a high linearity range of ${\pm}\;1\;V$ at a 1.5 V supply voltage. The proposed transconductor is used to realize a new fully-differential Gm-C low-pass filter with a minimum number of transconductors and grounded capacitors. PSpice simulation results for the transconductor circuit and its filter application indicating the linearity range and verifying the analytical results using $0.35\;{\mu}m$ technology are also given.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1871-1874
• /
• 2002

This paper describes a realization of a linearized transconductor using a CMOS complementary pair. The proposed transconductor is driven by a grounded signal source. How to cancel the offset current is described, Moreover , how to control the transconductance is described . It is shown that power consumption of the proposed transconductor without the control circuit is about half as low as that of the conventional Wang’s OTA through computer simulation.

• 전자공학회논문지SC
• /
• 제38권4호
• /
• pp.20-30
• /
• 2001

트랜스리니어 셀을 이용한 새로운 200 MHz CMOS 트랜스컨덕터를 제안하였다. 제안한 트랜스컨덕터는 트랜스리니어 셀에 기초를 둔 전압 폴로워 및 전류 폴로워와 하나의 저항기로 구성된다. 트랜스컨덕터의 폭 넓은 응용을 위해, 단일-입력 단일-출력, 단일-입력 차동-출력, 그리고 완전-차동 트랜스컨덕터를 각각 체계적으로 설계하였다. 컴퓨터 시뮬레이션의 결과, 완전-차동 트랜스컨덕터는 ${\pm}3$ V의 공급 전압에서 ${\pm}2.7$ V의 입력 선형 범위, 200 MHz의 3-dB 주파수, 그리고 41 $ppm/^{\circ}C$ 이하의 온도 계수를· 가진다는 것을 확인하였다. 완선-차동 트랜스컨덕터의 응용성을 확인하기 위해, 인덕턴스 시뮬레이션 방식에 기초한 3차 사다리형 일립틱 저역-통과 여파기를 설계하였다. 설계된 저역-통과 여파기는 22 MHz의 리플 대역폭파 0.36 dB의 통과 대역 리플, 그리고 26 MHz의 차단 주파수를 가진다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.348-351
• /
• 2001

In this paper, the Gm-C filter for low voltage and low power applications using a fully-differential transconductor is presented. The designed transconductor using the series composite transistors and the low voltage composite transistors has wide input range at low supply voltage. A negative resistor load (NRL) technology for high DC gain of the transconductor is employed with a common mode feedback(CMFB). As a design example, the third-order Elliptic lowpass filter is designed. The designed filter is simulated and examined by HSPICE using TSMC $0.35{\mu}m$ CMOS n-well parameters. The simulation results show 138kHz cutoff frequency and 11.05mW power dissipation with a 3.3V supply voltage.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.57-62
• /
• 1998

본 논문에서는 넓은 입력 전압 범위에 걸쳐 좋은 선형성을 보여주는 가변 트랜스컨덕터를 제안한다. 제안된 트랜스컨덕터는 선형 영역에서 동작하는 입력 MOS 트랜지스터를 사용하여 회로의 구성이 간단하고 좋은 가변성을 갖고 6.8V/sub p-p/의 넓은 입력범위를 갖는다. 또한 소오스-결합 차동쌍을 이용하여 실질적인 차동입력을 제공하고 정과 부의 트랜스컨덕턴스 값을 제공한다. 제안된 회로는 1.2㎛ single poly double metal n-well CMOS 공정을 사용하여 제작되었다. 제안된 회로의 THD 특성은 V/sub DD/=-V/sub ss/=5V, I/sub B/=20, 40μA이고 입력 신호 주파수가 1KHz일 때 6V/sub p-p/의 차동 입력전압에 대해 1% 미만임을 보여준다.

• 대한전자공학회논문지SD
• /
• 제39권10호
• /
• pp.65-73
• /
• 2002

두 가지 방식을 이용하여 넓은 동작 영역을 갖는 복합 트랜지스터를 제안하고, 이를 이용하여 새로운 트랜스컨덕터를 설계하였다. 저전압 저전력 특성을 위해 첫 번째 제안한 복합 트랜지스터 I은 P형 폴디드(P-type folded) 복합 트랜지스터를 이용하였으며, 복합 트랜지스터Ⅱ는 복합 다이오드 방식을 이용하여 문턱전압을 감소하였다. 이와 더불어 제안된 트랜지스터가 전류원에 의해 동작 영역이 제한되는 원인을 고찰하였으며, 응용 회로로 설계된 트랜스컨덕터의 특성을 해석하였다. 설계된 회로는 0.2㎛ CMOS n-well 공정 파라미터를 이용하여 HSPICE 시뮬레이션 하였다.

• 한국산학기술학회논문지
• /
• 제10권7호
• /
• pp.1526-1531
• /
• 2009

RFID Reader IC에 응용하기 위한 저전압 특성의 5차 일립틱 CMOS Gm-C 필터를 설계하였다. 설계된 필터는 CMOS 자기바이어스 차동 트랜스컨덕터를 설계하여 구성하였으며 차동 트랜스컨덕터는 기존의 자기 바이어스 차동증폭기의 이득특성을 개선하기 위하여 병렬형으로 구성되었다. 설계된 필터는 RFID 리더용 저전압 필터 설계사양에 따라 1.8V의 저전압으로 동작이 가능하도록 설계되었다. 1.8V, 0.18${\mu}m$CMOS 공정 파라미터를 사용하여 HSPICE 시뮬레이션 결과, 설계된 5차 일립틱 저역 필터가 설계사양인 1.35MHz의 차단주파수를 만족함을 확인하였다.

• 전기학회논문지
• /
• 제56권2호
• /
• pp.424-427
• /
• 2007

A fully differential transconductor using the series composite transistor is proposed. Simulation results show that THD is less than 1.2% for the differential input signal of up to $1.5V_{p-p}$ when the input signal frequency is 10MHz. i he proposed transconductor is used to design a third-order elliptic Gm-C lowpass filter with 138kHz cutoff frequency for ADSL Tx filter. The design procedure is based on signal flow graph(SFG) of a doubly-terminated LC ladder filter by means of fully differential transconductors and capacitors. The filter is fabricated and measured with a $0.35{\mu}m$ CMOS process.

• ETRI Journal
• /
• 제31권5호
• /
• pp.576-584
• /
• 2009

A novel tunable transconductor is presented. Input transistors operate in the triode region to achieve programmable voltage-to-current conversion. These transistors are kept in the triode region by a novel negative feedback loop which features simplicity, low voltage requirements, and high output resistance. A linearity analysis is carried out which demonstrates how the proposed transconductance tuning scheme leads to high linearity in a wide transconductance range. Measurement results for a 0.5 ${\mu}m$ CMOS implementation of the transconductor show a transconductance tuning range of more than a decade (15 ${\mu}A/V$ to 165 ${\mu}A/V$) and a total harmonic distortion of -67 dB at 1 MHz for an input of 1 Vpp and a supply voltage of 1.8 V.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.244-247
• /
• 1999

In this paper, a low voltage CMOS analog four-quadrant multiplier is presented. The proposed multiplier is composed of a pair of transconductor and lowers supply voltage down to $V_{T}$+2 $V_{Ds,sat}$+ $V_{DS,triode}$. The designed analog four-quadrant multiplier have simulated by HSPICE using 0.25${\mu}{\textrm}{m}$ n-well CMOS process with a 1.2V supply voltage. Simulation results show that the THD can be 1.28% at maximum differential input of 0.7 $V_{p-p}$././.