• 전자공학회논문지SC
• /
• 제38권3호
• /
• pp.31-39
• /
• 2001

본 논문에서는 CMOS 이미지 센서의 동작 범위(Dynamic Range; DR)를 높이기 위해서， multiple sampling 방법과 조건적 reset 기능을 갖는 새로운 픽셀 회로를 제안한다. 제안된 구조는 한 번의 integration 시간 내에서 픽셀의 출력이 일정한 간격으로 여러 번 sampling되고 sampling된 각 신호는 기준 전압과 비교되며 이 결과에 따라 해당 픽셀을 rest 할지의 여부가 결정된다. 제안된 방법을 사용하면 이미지 센서의 최대 DR은 축적 기간 동안의 총 sampling 회수인 N 배로 증가될 수 있다. 테스트 칩은 0.65-${\mu}m$ CMOS 공정(2-P, 2-M)으로 제작되었으며 이에 대한 측정결과로 본 논문의 알고리듬이 DR의 증가에 효과적임을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.480-483
• /
• 2018

본 논문에서는 CMOS센서 기반 가시광 통신 시스템에서 고속전송을 위한 다중 광원의 간섭제거 및 이미지 센싱 처리기술에 대해서 연구하였다. 이미지센서를 통한 광학카메라 통신에서 전송 용량을 향상 시키려면 각 LED에서 다른 데이터를 동시에 전송해야한다. 그러나 고속전송을 위한 다수의 LED광원 환경은 인접한 LED 간 간섭을 일으킬 수 있다. 이 경우, 가시광통신시스템은 일반적으로 세기 변조를 사용하기 때문에 다수의 LED가 동시에 데이터를 전송할 경우 인접한 LED의 빛 퍼짐 간섭으로 인해 각각의 LED들의 정확한 신호 검출이 어렵다. 이러한 문제를 해결하기 위해서, 듀얼 CMOS 센서를 사용하여 다수의 광원 LED의 ON/OFF 상태를 정확히 인식하고, 각각의 LED들의 이미지 시그널 프로세싱 기법을 제안하였다. 이러한 기법을 통해 다수의 LED픽셀을 정확하게 인식하여 다중LED OCVLC 시스템의 총 평균 비트 오류율과 처리량을 향상시킬 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.91-94
• /
• 2008

본 논문에서는 Full 하드웨어 기반 베이스라인 프로파일 레벨 3규격 H.264 인코더 코덱에서 사용할 수 있는 Direct Memory Access (DMA)를 설계하였다. 설계된 모듈은 CMOS Image Sensor(CIS)로부터 영상을 입력받아 메모리에 저장한 후 인코더 코덱 모듈의 동작에 맞춰 원영상과 참조영상을 각각 한 매크로블록씩 메모리에서 읽어 공급 또는 저장하며, 인코더는 한 매크로블록씩 처리하는데 660 cycle이 소요된다. 설계한 구조를 검증하기 위해 JM 9.4와 같은 reference Encoder C를 개발하였으며, Encoder C로부터 test vector를 추출하여 설계한 회로를 검증하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권1호
• /
• pp.110-119
• /
• 2017

This paper describes a CMOS image sensor (CIS) with dual correlated double sampling (CDS) and column-parallel analog-to-digital converter (ADC) and its measurement method using a field-programmable gate array (FPGA) integrated module. The CIS is composed of a $320{\times}240$ pixel array with $3.2{\mu}m{\times}3.2{\mu}m$ pixels and column-parallel 10-bit single-slope ADCs. It is fabricated in a $0.11-{\mu}m$ CIS process, and consumes 49.2 mW from 1.5 V and 3.3 V power supplies while operating at 6.25 MHz. The measured dynamic range is 53.72 dB, and the total and column fixed pattern noise in a dark condition are 0.10% and 0.029%. The maximum integral nonlinearity and the differential nonlinearity of the ADC are +1.15 / -1.74 LSB and +0.63 / -0.56 LSB, respectively.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권1호
• /
• pp.22-28
• /
• 2015

This paper proposes column-parallel three step Single Slope Analog-to-Digital Converter (SS-ADC) for high frame rate VGA CMOS Image Sensors (CISs). The proposed three step SS-ADC improves the sampling rate while maintaining the architecture of the conventional SS-ADC for high frame rate CIS. The sampling rate of the three-step ADC is increased by a factor of 39 compared with the conventional SS-ADC. The proposed three-step SS-ADC has a 12-bit resolution and 200 kS/s at 25 MHz clock frequency. The VGA CIS using three step SS-ADC has the maximum frame rate of 200 frames/s. The total power consumption is 76 mW with 3.3 V supply voltage without ramp generator buffer. A prototype chip was fabricated in a $0.13{\mu}m$ CMOS process.

• 센서학회지
• /
• 제17권1호
• /
• pp.15-22
• /
• 2008

When designing image sensors including a CMOS vision chip for edge detection, resolution is a significant factor to evaluate the performance. It is hard to improve the resolution of a bio-inspired CMOS vision using a resistive network because the vision chip contains many circuits such as a resistive network and several signal processing circuits as well as photocircuits of general image sensors such as CMOS image sensor (CIS). Low resolution restricts the use of the application systems. In this paper, we improve the resolution through layout and circuit optimization. Furthermore, we have designed a printed circuit board using FPGA which controls the vision chip. The vision chip for edge detection has been designed and fabricated by using $0.35{\mu}m$ double-poly four-metal CMOS technology, and its output characteristics have been investigated.

• 한국정보통신학회논문지
• /
• 제12권5호
• /
• pp.930-936
• /
• 2008

유전자 알고리즘을 이용하여 바이오센서의 활동량을 측정하는 CMOS 이미지 모니터링 시스템을 개발하였다. 수중의 물벼룩, 물고기와 같은 살아있는 대부분 생물체는 수질을 모니터링하는 바이오센서로 자주 사용된다. 이미지 센서에 의해 바이오센서의 활동량의 측정은 이미지를 얻는 방법에 따라 다르게 측정됨으로 매우 어렵다. 제안된 모니터링 시스템은 유전자 알고리즘을 사용하여 바이오센서 활동량을 최적으로 측정할 수 있다. 그리고 이 시스템은 FPGA로 되어 있어 가격과 성능 면에서 우수한 작은 하드웨어로 구현된다.

• 센서학회지
• /
• 제14권4호
• /
• pp.272-277
• /
• 2005

A CMOS active pixel sensor has been designed and fabricated using standard 2-poly and 4-metal $0.35{\mu}m$ CMOS processing technology. The CMOS active pixel sensor has been made up of a unit pixel having a highly sensitive PMOSFET photo-detector and electronic shutters that can control the light exposure time to the PMOSFET photo-detector, correlated-double sampling (CDS) circuits, and an 8-bit two-step flash analog to digital converter (ADC) for digital output. This sensor can obtain a stable photo signal in a wide range of light intensity. It can be realized with a special function of an electronic shutter which controls the light exposure-time in the pixel. Moreover, this sensor had obtained the digital output using an embedded ADC for the system integration. The designed and fabricated image sensor has been implemented as a $128{\times}128$ pixel array. The area of the unit pixel is $7.60{\mu}m{\times}7.85{\mu}m$ and its fill factor is about 35 %.

• Transactions on Electrical and Electronic Materials
• /
• 제8권5호
• /
• pp.196-200
• /
• 2007

In this paper, we propose and discuss the design using a simple method that reduces the fixed pattern noise(FPN) generated on the amorphous Si($\alpha-Si$) bolometer. This method is applicable to an IR image sensor. This method can also minimize the size of the reference resistor in the readout integrated circuit(ROIC) which processes the signal of an IR image sensor. By connecting four bolometer cells in parallel and averaging the resistances of the bolometer cells, the fixed pattern noise generated in the bolometer cell due to process variations is remarkably reduced. Moreover an $\alpha-Si$ bolometer cell, which is made by a MEMS process, has a large resistance value to guarantee an accurate resistance value. This makes the reference resistor be large. In the proposed cell structure, because the bolometer cells connected in parallel have a quarter of the original bolometer's resistance, a reference resistor, which is made by poly-Si in a CMOS process chip, is implemented to be the size of a quarter. We designed a ROIC with the proposed cell structure and implemented the circuit using a 0.35 um CMOS process.

• 전자공학회논문지 IE
• /
• 제46권4호
• /
• pp.8-15
• /
• 2009

본 논문은 CMOS 이미지센서 SPICE 회로 해석을 위한 포토다이오드 및 픽셀 모델링을 나타내었다. 소자 시뮬레이터인 메디치(Medici)를 이용하여 입사광의 세기에 따른 광전류 특성을 확보하고 SPICE 시뮬레이션에서 활용하기 위한 SPICE용 포토 다이오드 모델을 개발하였다. 그리고 그 결과를 검증하기 위하여 포토다이오드와 NMOS로 구성된 시험용 회로구조에 대한 메디치(Medici)의 mixed mode 시뮬레이션 결과와 SPICE 시뮬레이션 결과를 비교하였다.