• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.125-129
• /
• 2008

본 논문에서는 Q값(Q-factor)을 증가시킬 수 있는 저전압 능동(active) CMOS 인덕터를 제안하고 설계하였다. Q값을 증가시키기 위한 방법으로 저전압 능동 CMOS 인덕터에 피드백 저항을 삽입하여 등가적인 인덕턴스와 Q값을 증가시켰다. 저전압 능동 CMOS 인덕터는 0.18um 표준 CMOS 공정으로 설계하였으며 모의실험은 애질런트사의 ADS 시뮬레이터를 이용하였다. 모의 실험결과 설계된 피드백 저항을 삽입한 저전압 능동 CMOS 인덕터는 4GHz에서 1.5nH의 인덕턴스와 최대 3000이상의 Q값을 가졌고 소비전력은 5.4mW였다.

• 한국정보통신학회논문지
• /
• 제15권4호
• /
• pp.897-904
• /
• 2011

본 논문에서는 CMOS 능동 인덕터를 이용하여 1.8GHz PCS 대역과 2.4GHz WLAN 대역에서 동조가 가능한 저잡음 증폭기의 새로운 회로구조를 제안하였다. CMOS 능동 인덕터 부하를 이용하는 저잡음 증폭기의 높은 잡음지수를 줄이기 위한 회로구조와 잡음지수를 더욱 감소시키기 위한 잡음상쇄기법을 적용하고 해석하였다. 이 동조가능 저잡음 증폭기를 $0.18{\mu}m$ CMOS 공정기술로 시뮬레이션을 수행한 결과는 잡음성능이 약 3.4dB 향상된 것을 보여주며, 이는 주로 제안된 새로운 회로구조에 기인한다.

• 한국전자파학회논문지
• /
• 제27권10호
• /
• pp.877-882
• /
• 2016

본 논문에서는 LC 공진회로를 이용한 2 단자 능동 인덕터를 제안한다. 제안된 회로는 기존 자이레이터 구조의 1 단자 능동 인덕터들을 캐스코드 형태로 결합하였으며, 두 자이레이터 사이에 LC 공진회로를 추가시켰다. LC 공진회로는 능동 인덕터를 구성하는 트랜지스터의 기생 성분들을 상쇄시킴으로써 넓은 대역에서 높은 Q-지수를 제공한다. 제안된 회로는 삼성전자 65 nm 공정을 이용하여 시뮬레이션과 제작을 수행하였으며, 1~6 GHz 대역에서 2 nH의 일정한 인덕턴스와 40 이상의 높은 Q-지수를 가진다.

• 한국전자파학회논문지
• /
• 제19권3호
• /
• pp.311-320
• /
• 2008

본 논문에서는 종래의 접지된 능동 인덕터 구조와 궤환 가변 LC-공진기를 이용한 새로운 가변 능동 인덕터를 제안하였다. 접지된 능동 인덕터는 자이레이터-C 구조로 구현되며, 가변 LC-공진기는 낮은 Q 지수를 갖는 나선 인덕터와 바렉터로 이루어진다. 가변 LC-공진기는 트랜지스터의 기생 커패시턴스에 의한 Q 지수의 감소를 보상하며, LC-공진기의 공진 주파수 조절에 의해 높은 Q 지수를 갖는 주파수 대역을 가변할 수 있다. 매그나칩 $0.18{\mu}m$ 공정을 이용하여 제작된 가변 능동 인덕터는 $4.66{\sim}5.45GHz$ 대역에서 바랙터 제어 전압 조정에 의해 높은 Q 지수를 갖는 주파수를 조정할 수 있으며, 동자 대역에서 50 이상의 Q 지수를 제공한다. 또한, 바렉터 제어전압 조정으로 5.1 GHz에서 $4.12{\sim}5.97nH$의 가변 인덕턴스 값을 얻을 수 있었다.

• 전기전자학회논문지
• /
• 제14권3호
• /
• pp.232-235
• /
• 2010

기존의 수동 스위치를 사용한 스위치-라인 타입 위상변화기의 수동 스위치를 스위칭 증폭기로 대체한 60GHz CMOS 능동위상변화기를 소개하였다. 능동스위치 위상변화기는 능동스위치 블록과 수동 딜레이 네트워크 블록 구성되며, 기존의 vector-sum 위상변화기와 비교해 간단한 회로 구성이 가능하다. 능동스위치 블록은 On-Off state에 따라 다르게 요구되는 입출력 저항을 고려하여 설계하였고, 수동 딜레이 네트워크 블록은 회로의 크기를 최소화하기 위하여 일반적인 microstrip line 대신 lumped 인덕터와 커패시터를 사용하여 구성하였다. TSMC 65nm CMOS 공정을 이용하여 1-bit 위상변화기를 제작 및 측정하였으며, 그 결과 65GHz에서 평균 -4.0dB 의 삽입손실과 120도의 위상차를 얻었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 춘계학술대회
• /
• pp.760-761
• /
• 2013

본 논문은 차량 추돌 예방 레이더용 24GHz 전압제어발진기를 제안한다. 이러한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 이러한 회로는 스위치형 공진기 (switched resonator)의 기본 구조를 지닌 24GHz 주파수 대역을 사용할 수 있도록 CMOS LC 튜닝 회로를 포함하고 있다. 특히 전체 칩 면적을 줄이기 위해 수동형 인덕터 대신 능동형 인덕터부를 사용하였다. 본 연구에서 개발한 발진기는 전체 튜닝 범위에 대해 24GHz에서 8%의 측정결과를 보였으며, 600kHz 오프셋에서 24GHz에 대해 약 -89dBc/Hz의 우수한 위상 잡음 특성을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.702-703
• /
• 2013

본 논문은 차량 추돌 예방 레이더용 24GHz 전압제어발진기를 제안한다. 이러한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 이러한 회로는 스위치형 공진기 (switched resonator)의 기본 구조를 지닌 24GHz 주파수 대역을 사용할 수 있도록 CMOS LC 튜닝 회로를 포함하고 있다. 특히 전체 칩 면적을 줄이기 위해 수동형 인덕터 대신 능동형 인덕터부를 사용하였다. 본 연구에서 개발한 발진기는 전체 튜닝 범위에 대해 24GHz에서 8%의 측정 결과를 보였으며, 600kHz 오프셋에서 24GHz에 대해 약 -89dBc/Hz의 우수한 위상 잡음 특성을 보였다.

• 대한전자공학회논문지SD
• /
• 제48권3호
• /
• pp.34-41
• /
• 2011

본 논문은 넓은 튜닝 범위와 정밀한 해상도 성능을 가지는 능동 인덕터를 이용한 디지털 제어 발진기에 대한 논문이다. 디지털 제어 발진기의 주파수를 조정하기 위해 능동 인덕터의 트랜스컨덕턴스를 디지털적으로 조정하는 구조를 제안하였으며, 디지털 제어 발진기의 이득 또한 디지털적으로 조정하여 이득 변화를 상쇄하도록 하였다. 또한, 넓은 튜닝 영역과 정밀한 해상도를 구현하기 위해 자동 3 단계 주파수 및 이득 튜닝 루프를 제안하였다. 디지털 제어 발진기의 총 주파수 튜닝 영역은 2.1 GHz ~ 3.5 GHz로 1.4 GHz의 영역으로 이는 2.4 GHz의 중간 주파수에 대하여 58 %에 해당한다. 유효 주파수 해상도는 시그마 델타 모듈레이터를 사용하여 0.14 kHz/LSB를 구현하였다. 제안하는 디지털 제어 발진기는 0.13 ${\mu}m$ CMOS 공정으로 설계 되었다. 전체전력 소모는 1.2 V 공급전압에서 6.6 mW이며 위상 잡음 성능은 2.4 GHz 중간 주파수의 경우, 1 MHz 오프셋에서 -120.67dBc/Hz 성능을 보이고 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.852-853
• /
• 2015

본 논문에서는 차량 추돌 방지 레이더용 24GHz 전압제어발진기를 제안한다. 제안한 회로는 TSMC $0.13-{\mu}m$ 고주파 CMOS 공정 ($f_T/f_{MAX}=120/140GHz$)으로 구현되어 있고, 1.5 볼트 전원전압에서 동작한다. 전체 칩 면적과 소비전력을 줄이기 위해 수동형 인덕터 대신 트랜지스터와 전류원으로 구성된 능동형 인덕터부를 사용하였다. 제작된 전압제어발진기는 기존 연구 결과에 비해 동작주파수에서 6.1mW의 낮은 소비전력 특성과 $0.06mm^2$의 매우 작은 칩 면적 특성을 보였다.

• 한국전자파학회논문지
• /
• 제16권9호
• /
• pp.957-963
• /
• 2005

본 논문에서는 TSMC 0.25 ${\mu}m$ CMOS RF-Mixed mode 공정 기술을 이용하여 초고속 광통신 시스템의 수신부에 사용되는 광대역 transimpedance amplifier를 설계하였다. 특히 광대역을 구성하기 위해 cascode와 common-source 구조에 active inductor shunt peaking을 이용하여 설계 및 제작하였으며, 측정 결과 gain 변화 없이 -3 dB 대역폭 특성이 cascode는 0.8 GHz에서 $81\%$ 증가한 1.45 GHz, common-source는 0.61 GHz에서 $48\%$ 증가한 0.9 GHz 결과가 나왔으며, 전체 파워 소비는 바이어스 2.5 V를 기준으로 37 mW와 45 mW이며, transimpedance gain은 61 dB$\Omega$과 61.4 dB$\Omega$을 얻을 수 있었다. 그리고 input noise current density도 상용 TIA와 거의 비슷한 $5 pA/\sqrt{Hz}$와 $4.5 pA/\sqrt{Hz}$를 가지며, out put Return loss는 전 대역에서 -10 dB 이하의 정합 특성을 보였다. 그리고 전체 chip 사이즈는 $1150{\times}940{\mu}m^2$이다.