• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.405-408
• /
• 2015

오버샘플링 방식을 기본으로 하는 시그마-델타 ADC는 고해상도를 구현할 수 있는 반면 고속 동작 시에는 높은 Signal to Noise and Distortion Ratio (SNDR) 성능을 달성하기 어려운 특성이 있다. 특히 데시메이션 필터의 특성에 따른 고속 ADC의 SNDR의 저하가 크다. 본 논문에서는 고속 동작 시에도 시그마-델타 ADC의 높은 SNDR 제공을 위한 데시메이션 필터의 설계 및 구현을 보인다. 이 데시메이션 필터는 넓은 입력 신호 주파수 대역 내에서 신호의 크기 왜곡을 최소화하기 위해 IIR filter 종류의 Butterworth filter 구조로 구성 하였다. 성능을 검증하기 위해 1-bit, 3차, OSR=64인 시그마-델타 모듈레이터를 포함한 시스마-델타 ADC에 제안된 데시메이션 필터를 적용하여 실험을 하였다. 시뮬레이션 실험을 통해 기존에 널리 쓰이던 CIC(cascaded integrator-comb) 방식의 데시메이션 필터 대비 제안된 Butterworth 구조의 데시메이션 필터가 매우 낮은 통과대역 왜곡을 가지며 따라서 높은 SNDR을 제공한다는 결과를 보인다.

• 한국전자파학회지:전자파기술
• /
• 제10권3호
• /
• pp.2-17
• /
• 1999

본 논문에서는 software radio 시스템의 핵심 부 분의 하나인 digital channelizer라고 불리우는 일종 의 programmable downconverter(PDC)를 간단하게 구현하는 방법을 제안한다. 제안하는 방법은 cas-caded integrator-comb(CIC) 여파기에 기초한 POC 를 효과적으로 설계하기 위해 새로운 보간된 2차 다항식 (Interpolated Second Order Polynomial. ISO OP)을 사용하는 것에 근간을 두고 있다. 이러한 ISOP는 매우 간단하면서도 미미하게 aliasing reR jection이 떨어지는 대신 통과대역 dr$\infty$p을 효과적 으로 감소시킨다는 장점을 가지고 있다. 뿐만 아니라 보통 CIC 여파기 다음에 위치 하는 halfband 여 파기를 효과적으로 간단히 만들 수 있도록 하여준 다 본 논문에서는 이러한 ISOP의 장점들을 이용 하여 ISOP여파기 이외에 기존의 halfband 여파기 를 대체할 수 있는 간단한 변형된 halfband 여파기(modified halfband filter. MHBF) 를 제 안한다. 결 국 PDC를 위해 제 안된 decimation 여 파기 는 CIC 여파기, ISOP, MHBF, 프로그램 가능한 FIR (prog grammable FIR. PFIR) 여파기들의 직렬 연결 구 조가 된다. 또한 본 논문에서는 이러한 직렬 연결 된 여러 가지 여파기들을 통시에 최적화하는 기법 을 제안한다. 설계 예제활 통하여 실제로 기존 방 법들보다 본 논문에서 제안하는 방법이 효과적임 을 보인다.

• 한국인터넷방송통신학회논문지
• /
• 제10권3호
• /
• pp.11-17
• /
• 2010

다중 규격, 다중 대역, 다중 서비스 시스템간의 유연한 인터페이스를 보장하기 위한 SDR(Software Defined Radio)기술의 구현을 위해서는 안정성 및 저전력, 저연산량의 DDC(Digital Down Conversion)기술이 필수적이다. DDC 기술은 디지털 채널 필터로 이루어진다. 이 때 일반적인 디지털 필터는 유한어장으로 인하여 오버플로우나 반올림 오차에 취약한 단점이 있다. 이에 본 논문에서는 이러한 단점을 보완하는 DDC 구조를 제안하였다. 그 방법으로 WDF(Wave Digital Filter)를 이용한 구조는 그 구조상 반올림 오차에 의한 잡음에 강하다. 따라서 필터계수의 단어길이가 짧을 경우 유용하게 사용된다. 또한 IIR기반의 필터이기 때문에 FIR기반의 필터보다 탭수가 줄어들므로 연산량이 줄어든다. 제안한 DDC구조에 사용된 CIC(Cascaded Integrator Comb) 필터, WDF, IFOP(Interpolated Fourth-Order Polynomials)에 대하여 분석하였으며, 모의실험을 통하여 결과를 확인하였다.

• 한국위성정보통신학회논문지
• /
• 제5권1호
• /
• pp.32-37
• /
• 2010

다중채널 신호처리 알고리즘은 사용 주파수 대역의 가변성, 효율적인 전송전력 할당, 서로 다른 전송률과 대역을 요구하는 서비스 형태를 충족시키기 위한 가변 주파수 대역 변환을 요구한다. 다중채널 시스템의 다중 반송파 신호에 대하여 역다중화/다중화화를 통한 주파수 대역 재할당의 방식에는 개별채널 방식, 다단트리 방식, 블록 방식이 있다. 본 논문에서는 다중 반송파 신호의 채널 대역을 가변할 수 있는 향상된 개별채널 처리 알고리즘을 제안한다. 제안된 알고리즘은 CIC 필터(cascaded integrator comb filter)와 half-band필터를 이용해 데시메이션(decimation)과 인터폴레이션(inter-polaration)을 수행하며, FIR low-pass필터를 통해 다중 반송파 신호에서 각 부채널을 필터링 (filtering)하여 채널 대역을 재할당한다. 전산모의 실험을 통해 역다중화와 다중화에 의해 가변 채널 대역의 변환이 효율적으로 이루어지는 것을 확인하였다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권2호
• /
• pp.111-117
• /
• 2004

The low-power design of the A/D converter is indispensable to achieve the compact bio-signal measuring device with long battery duration. In this paper, new decimation filter structure is proposed for the low-power design of the Sigma-Delta A/D converter in the bio-instruments. The proposed filter is based on the non-recursive structure of the CIC (Cascaded Integrator Comb) decimation filter in the Sigma-Delta A/D converter. By combining the CSD (Canonic Signed Digit) structure with common sub-expression sharing technique, the proposed decimation filter structure can significantly reduce the number of adders for implementation. For the fixed decimation factor of 16, the 15％ of power consumption saving is achieved in the proposed structure in comparison with that of the conventional polyphase CIC filter.

• 대한전자공학회논문지TC
• /
• 제46권9호
• /
• pp.31-38
• /
• 2009

이 논문에서는 Sigma-Delta A/D 변환기의 새로운 이득 최적화 방식을 제안한다. 제안된 방식은 변조기의 SNR을 최대화하는 상위 10개의 이득 값 후보군을 선정한 후에 데시메이션 필터를 통과시켜 가장 작은 MSE를 보이는 이득 값을 최적의 이득으로 결정하는 방식이다. 1차의 단일 비트 변조기의 실험 모델을 통하여 변조기의 후보군 중 6위를 보인 이득 값이 가장 작은 MSE를 보였다. 제안된 방식은 변조기의 SNR을 최대화하는 기존의 아이디어와 데시메이션 필터로 사용되는 CIC 필터의 샘플합 특성을 이용하여 최적의 이득 값을 결정하는 장점을 갖는다. 이 논문에서 제안한 이득 최적화 방식은 변조기의 실험을 통하여 더 많은 후보군을 선정하여 CIC 필터를 시뮬레이션하면 더 좋은 결과를 얻을 수 있을 것이다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.34-45
• /
• 2007

오버샘플링(oversampling) 방식의 시그마-델타(sigma-delta) A/D 컨버터에서는 오버샘플링된 신호를 최종 Nyquist rate 으로 낮춰주는 디지털 데시메이션 필터가 필수적이다. 본 논문에서는 면적을 크게 줄이면서 time-to-market의 이점을 가져다주는 고해상도 시그마-델타(sigma-delta) A/D 컨버터용 디지털 데시메이션(decimation) 필터의 Verilog-HDL 설계 및 구현을 보였다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 두 개의 half-band FIR filter로 이루어져 있다. FIR필터에서 곱셈연산의 복잡성을 줄이고 면적을 최소화하기 위해 계수를 CSD(canonical signed digit) 코드로 표현하여 사용하였다. 곱셈 연산은 일반 곱셈기 없이 쉬프트 와 덧셈방식을 이용하여 구현되었다. 3단 데시메이션 필터는 $0.25-{\mu}m$ CMOS 공정으로 제작되었고, 필터의 면적은 $1.36mm^2$ 이며 2.8224 MHz의 클럭 주파수에서 4.4 mW의 파워소모를 보였다. 측정 결과 높은 신호대 잡음 비(SNR)를 요구하는 디지털 오디오용 데시메이션(decimation) 필터의 사양을 충분히 만족시키고 있음을 볼 수 있다.

• 한국인터넷방송통신학회논문지
• /
• 제10권3호
• /
• pp.43-50
• /
• 2010

무선통신 시스템마다 다르게 적용되는 주파수를 해당 통신 규격에 따라 변환하는 기술인 DDC(Digital Down Converter)는 향후 통신 기술 발달을 위해 필요한 기술로 무선 통신 및 SDR(Software Defined Radio) 시스템에서 필수적인 구성 요소로 인식되고 있다. 또한, 주파수 자원 부족 현상으로 인해 기존 서비스에 간섭을 주지 않고 효율적인 통신 환경을 구성하는 스펙트럼 센싱에 대한 연구가 이루어지고 있다. 본 논문에서는 DDC 시스템을 구성하는 CIC(Cascaded Integrator Comb) 필터, WDF(Wave Digital Filter), SRC(Sample Rate Conversion)의 각 모듈을 세부적으로 분석하였으며, 주파수의 사용 효율을 높이기 위해 DDC 시스템과 스펙트럼 센싱을 효과적으로 연동하는 방안을 제안하고 모의실험에서 검증하였다. 모의실험결과 DDC 시스템의 각 모듈에 스펙트럼 센싱 기능을 적용하여 성능 및 복잡도의 결과를 도출하여 제안한 시스템의 결과를 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제17권2호
• /
• pp.113-118
• /
• 2012

본 연구에서는 IEEE 802.11 OFDM 수신기에 적용하기 위한 DDC(Digital Down Converter) 설계 방법에 대하여 연구하였다. 상용화 칩으로는 구현이 어려운 WiFi 응용서비스의 요구사항을 만족하기 위해서는 적절한 수신기 개발이 필요하다. OFDM 수신기에서 DDC는 AD 컨버터로부터 업 샘플링된 I/Q(Inphase/Quadrature) 신호를 수신하여 decimation을 위한 신호를 만들기 위해 CIC(Cascaded Integrator Comb) 필터블럭을 거쳐 다운 샘플링한 후 다시 이 신호를 보정하기 위한 FIR(Finite Impulse Response) 필터를 거쳐 출력하는 구조이다. 본 연구에서는 WLAN 규격에 적합한 DDC의 구조 및 설계방법 그리고 설계된 결과물의 시뮬레이션 결과에 대하여 분석하였다.

• 대한전자공학회논문지TC
• /
• 제47권4호
• /
• pp.1-8
• /
• 2010

이 논문에서는 Sigma-Delta A/D 변환기의 새로운 이득 최적화 방식을 제안한다. 제안된 방식에서는 변조기의 SNR을 최대화하는 다수개의 이득 값 후보군을 먼저 선정한 후에 CIC 데시메이션 필터를 통과시켜 가장 작은 MSE를 보이는 이득 값을 결정하는 방식이다. 실험에 사용된 변조기는 단순화를 위하여 1차의 단일 비트 변조기를 사용하였다. 모의실험을 통하여 변조기의 후보군 중 2위를 기록한 이득 값이 가장 작은 MSE를 보였다. 제안된 방식은 변조기의 SNR을 최대화하는 기존의 아이디어와 데시메이션 필터로 사용되는 CIC 필터의 샘플 합 특성을 이용하여 최적의 이득 값을 결정하는 방식이다.