• 제목/요약/키워드: Block layout

검색결과 145건 처리시간 0.023초

저면적.저전력 1Kb EEPROM 설계 (Design of Low-Area and Low-Power 1-kbit EEPROM)

  • 여억녕;양혜령;김려연;장지혜;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제15권4호
    • /
    • pp.913-920
    • /
    • 2011
  • 본 논문에서는 수동형 900MHz RFID 태그 칩용 로직 공정 기반 저면적.저전력 1Kb EEPROM를 설계하였다. 1Kb 셀 배열 (cell array)은 1 워드 (word)의 EEPROM 팬텀 셀 (phantom cell)을 2차원 배열 형태인 (16행 ${\times}$ 16열) ${\times}$ 4블록으로 구성하였으며, 4개의 메모리 블록이 CG (Control Gate)와 TG (Tunnel Gate) 구동회로를 공유하므로 저면적 IP 설계를 하였다. TG 구동회로를 공유하기 위해 소자간의 전압을 신뢰성이 보장되는 5.5V 이내로 유지하면서 동작 모드별 TG 바이어스 전압을 스위칭해 주는 TG 스위치 회로를 제안하였다. 그리고 4 메모리 블록 중 하나의 블록만 활성화하는 partial activation 방식을 사용하므로 읽기 모드에서 전력소모를 줄였다. 그리고 하나의 열 (column)당 연결되는 셀의 수를 줄이므로 읽기 모드에서 BL (Bit-Line)의 스위칭 시간을 빠르게 하여 액세스 시간 (access time)을 줄였다. Tower $0.18{\mu}m$ CMOS 공정을 이용하여 (32행 ${\times}$ 16열) ${\times}$ 2블록과 (16행 ${\times}$ 16열) ${\times}$ 4블록의 2가지 배열 형태의 1Kb EEPROM IP를 설계하였으며, (16행 ${\times}$ 16열) ${\times}$ 4블록의 IP가 (32행 ${\times}$ 16열) ${\times}$ 2블록의 IP에 비해 레이아웃 면적은 11.9% 줄였으며, 읽기 모드 시 전력소모는 51% 줄였다.

FRAGSTATS를 활용한 경관다양성의 시공간적 분석 (Temporal-Spatial Analysis of Landscape Diversity using FRAGSTATS)

  • 권오성;나정화;구지나;김진효
    • 한국환경복원기술학회지
    • /
    • 제18권3호
    • /
    • pp.39-50
    • /
    • 2015
  • This research selected Daegu Metropolitan City representing a combination of natural space and urban space for this case study. To achieve this, a prerequisite was to set up an optimal block size to evaluate landscape diversity of the research site by using a RPR-Area Curve. Further, landscape diversity evaluation was conducted based on land cover map by using FRAGSTATS to analyze spatio-temporal changes. Notably, this research regarded it as the most significant to set forth criteria in order to apply landscape diversity to the development plans of the newtown and outskirt of a city under high pressure development. Results derived from this research are summarized as follows. According to the results derived from establishing the optimal block size, a size about $2km^2$ was analyzed to measure landscape diversity of the research site. Also, according to the results derived from land diversity evaluation based on land cover map, land diversity was highly measured around urban stream such as Nakdong River and Geumho River, and in particular, the value of landscape diversity was measured considerably high around the urban parks. Results derived from analysis on spatio-temporal changes of land diversity demonstrated that a certain level of urban development exerted a positive effect on an increase in land diversity, but consistent urban development lowered a value of landscape diversity. Results derived from regression analysis to set forth the optimal urban space showed that an urban area of a space about $2km^2$ exerted a positive effect at a rate of about 0~43.3% and a negative effect at a rate about 43.3~100%. In conclusion, the results of this research are considered to provide important basic data for future urban and landscape planning. Nonetheless, as only the layout on the 2D plane was analyzed in this research, further research in future is required to complexly consider diverse factors such as height of structure and change in visible real area arising from geographical features.

해쉬 알고리듬 표준 HAS-l60의 저면적 하드웨어 구현 (A Small-Area Hardware Implementation of Hash Algorithm Standard HAS-160)

  • 김해주;전흥우;신경욱
    • 한국정보통신학회논문지
    • /
    • 제14권3호
    • /
    • pp.715-722
    • /
    • 2010
  • 임의의 길이의 메시지를 160 비트의 해쉬(hash) 코드로 압축하는 한국형 해쉬 알고리듬 표준 HAS-160의 하드웨어 구현에 대해 기술한다. 저면적 구현과 고속 연산을 위해 단계연산 회로를 5:3 및 3:2 캐리보존 가산기(carry-save adder)와 캐리선택 가산기(carry-select adder)의 혼합구조를 사용하여 설계하였다. 512 비트 메시지 블록으로부터 160 비트의 해쉬코드를 생성하는데 82 클록주기가 소요되며, 50 MHz@3.3-V로 동작하는 경우 312 Mbps의 성능을 나타낸다. 설계된 HAS-160 프로세서는 FPGA 구현을 통해 기능을 검증하였으며, 0.35-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 17,600개의 게이트와 약 $1\;mm^2$의 면적으로 구현되었다.

저전력 OTP Memory IP 설계 및 측정 (Design of low-power OTP memory IP and its measurement)

  • 김정호;장지혜;김려연;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제14권11호
    • /
    • pp.2541-2547
    • /
    • 2010
  • 본 논문에서는 대기 상태에서 저전력 eFuse OTP 메모리 IP틀 구현하기 위해 속도가 문제가 되지 않는 반복되는 블록 회로에서 1.2V 로직 트랜지스터 대신 누설 (off-leakage) 전류가작은 3.3V의 MV (Medium Voltage) 트랜지스터로 대체하는 설계기술을 제안하였다. 그리고 읽기 모드에서 RWL (Read Word-Line)과 BL의 기생하는 커패시턴스를 줄여 동작전류 소모를 줄이는 듀얼 포트 (Dual-Port) eFuse 셀을 사용하였다. 프로그램 전압에 대한 eFuse에 인가되는 프로그램 파워를 모의실험하기 위한 등가회로를 제안하였다. 하이닉스 90나노 CMOS 이미지 센서 공정을 이용하여 설계된 512비트 eFuse OTP 메모리 IP의 레이아웃 크기는 $342{\mu}m{\times}236{\mu}m$이며, 5V의 프로그램 전압에서 42개의 샘플을 측정한 결과 프로그램 수율은 97.6%로 양호한 특성을 얻었다. 그리고 최소 동작 전원 전압은 0.9V로 양호하게 측정되었다.

시뮬레이션을 이용한 자동화 컨테이너 터미널의 AGV 운영평가 (Simulation-based Evaluation of AGV Operation at Automated Container Terminal)

  • 하태영;최용석;김우선
    • 한국항해항만학회지
    • /
    • 제28권10호
    • /
    • pp.891-897
    • /
    • 2004
  • 본 연구에서는 수직블록배치형태를 가지는 자동화 컨테이너 터미널을 대상으로 안벽과 야드의 연계작업을 수행하는 이송장비에 대한 시뮬레이션 모델을 수립하였다. 일반적으로 컨테이너 터미널은 안벽장비의 생산성으로 효율성이 평가되며, 안벽장비의 생산성을 최대화하기 위해서는 이송장비와 야드장비의 원활한 지원이 이루어져야 한다. 이중 이송장비는 안벽장비와 직접적으로 연계작업을 수행하므로 안벽장비의 생산성에 많은 영향을 미치는 요소이며, 운행대수와 주행방식에 따라 작업성능 또한 매우 달라지게 된다. 따라서, 본 연구에서는 이송장비의 작업생산성을 평가할 수 있는 시뮬레이션 모델을 개발하였으며, 수립된 모델을 통해 가상의 환경에서 다양한 이송장비의 운영에 따른 안벽장비의 생산성을 분석해 보았다.

자동화 컨테이너 터미널의 이송장비 운영평가를 위한 시뮬레이션 모델 (Simulation model for performance estimation of transport vehicle on automated container terminal)

  • 하태영;최용석;김우선
    • 한국항해항만학회:학술대회논문집
    • /
    • 한국항해항만학회 2004년도 춘계학술대회 논문집
    • /
    • pp.443-449
    • /
    • 2004
  • 본 연구에서는 수직블록배치형태를 가지는 자동화 컨테이너 터미널을 대상으로 안벽과 야드의 연계작업을 수행하는 이송장비에 대한 시뮬레이션 모델을 수립하였다. 일반적으로 컨테이너 터미널은 안벽장비의 생산성으로 효율성이 평가되며, 안벽장비의 생산성을 최대화하기 위해서는 이송장비와 야드장비의 원활한 지원이 이루어져야 한다. 이중 이송장비는 직접적으로 연계작업을 수행하므로 안벽장비의 생산성에 많은 영향을 미치며, 안벽장비의 성능을 최대화 할 수 있는 이송장비의 작업생산성이 요구된다. 이송장비의 작업생산성은 장비 자체의 성능 외에 가변적인 작업 상황에 따라 작업생산성이 달라지게 되는데, 본 연구에서는 이송장비의 작업생산성을 효율적으로 평가할 수 있는 시뮬레이션 모델을 수립하고, 수립된 모델을 통해 가상환경에서 시뮬레이션을 수행하여 이송장비의 작업생산성과 적정 소요대수를 산출해 보았다.

  • PDF

CMOS CCD 카메라용 디지털 자동 이득 제어 회로 (A Digital Automatic Gain Control Circuit for CMOS CCD Camera Interfaces)

  • 이진국;차유진;이승훈
    • 전자공학회논문지C
    • /
    • 제36C권5호
    • /
    • pp.48-55
    • /
    • 1999
  • 본 논문에서는 CMOS CCD 카메라 인터페이스 응용을 위한 자동 이득 제어(Automatic Gain Control: AGC)회로를 제안한다. 제안하는 자동 이득 제어 회로는 디지털 신호에 의해 직접 제어되므로 기존의 회로와 달리 별도의 D/A 변환기가 필요 없으며, 신호의 정착 특성은 이득 제어 신호의 변화에 거의 독립적이다. 또한 큰 캐패시턴스를 얻기 위해 적용된 캐패시터 조합 기법은 수위치드 캐패시터 기법을 사용한 자동 이득 제어 회로의 대역폭을 크게 향상시킨다. 캐패시터의 구현시 발생하는 부정합 오차 (mismatch error)는 제안하는 레이아웃 기법에 의해 0.1% 이내로 제한된다. 자동 이득 제어 회로의 출력 신호는 동일 칩에 집적된 10비트 A/D 변환기로 전달된다. 제안하는 자동 이득 제어 회로를 실장한 CCD 카메라 인터페이스 전체 시스템 시제품 0.5 um n-well CMOS 공정으로 구현되어 32dB 이득 제어 영역과 1/8dB 이득 제어 단계를 가지며, 3V 전원 전압과 25MHz의 동작 속도에서 총 173mW의 전력을 소모한다.

  • PDF

탑재용 러그 구조의 설계 시스템 개발 (Development of the Design System for the Lifting Lug Structure)

  • 함주혁
    • 대한조선학회논문집
    • /
    • 제38권1호
    • /
    • pp.86-98
    • /
    • 2001
  • 대형 강선의 선박건조 및 조립에 필수적인 블록 이송용 및 탑재용 러그가 국내 소요량이 년간 수십만개 정도이며 이들이 대형 선박블록에 부착되었다가 탑재 후 제거되어지고 있으나 이러한 기존의 러그 형상이 실제 하중에 비해 비합리적으로 설정되는 경우가 많아 이에 대한 적정설계의 개념으로 시스템화가 필요하다. 따라서, 본 연구에서는 각 러그의 강도 혹은 안전율을 파악을 한다거나 적정 러그 구조 치수를 손쉽게 설계할 수 있는 설계시스템을 개인용 컴퓨터의 윈도우 환경 하에 개발하였다. 이를 위해 현재 대형 조선소에서 가장 많이 쓰이는 블록 탑재용 러그인 D형을 대상으로 러그 구조의 초기설계를 목적으로 간편하게 설계를 할 수 있는 탑재용 러그 구조의 설계 시스템의 GUI(Graphic Users Interface)를 구축하였고, 최적설계 및 파라메트릭 설계 그리고 강도평가의 3가지 부시스템을 개발하여 시스템에 장착하였으며 설계의 한 예를 제시하고 효용성을 입증하였다. 앞으로 이 개발 시스템을 이용하여 설계 담당자들이 개인용 컴퓨터의 윈도우 상에서 러그 구조설계를 효율적으로 수행할 수 있을 것으로 사료된다.

  • PDF

Effect of Cutting Interval and Cutting Height on Yield and Chemical Composition of Hedge Lucerne (Desmanthus virgatus)

  • Suksombat, Wisitiporn;Buakeeree, K.
    • Asian-Australasian Journal of Animal Sciences
    • /
    • 제19권1호
    • /
    • pp.31-34
    • /
    • 2006
  • The experiment was conducted to determine the effects of cutting interval and cutting height on the yield and nutrient composition of hedge lucerne (Desmanthus virgatus) when grown on a sandy soil in the Northeast of Thailand. The cutting intervals compared were 30, 40 and 50 days between harvests and the cutting heights 30, 40 and 50 cm above ground level. The experiment was a $3{\times}3$ factorial layout in a randomized complete block design with 4 replications-giving a total of 36 plots each $3{\times}3m^2$. Harvested plant material was weighed, dried and the ground subsamples taken for analyses of crude protein (CP), crude fiber (CF), ash, ether extract (EE) and nitrogen-free extract (NFE). At the last harvest the hedge lucerne samples were separated to determine leaf to stem ratios and then analyzed for nutrient composition in the leaf and stem. Results showed that increasing the cutting interval (i.e. advancing age of maturity) increased dry matter and nutrient yields significantly. In terms of nutrient content, it also increased the crude fiber, ash, ether extract and nitrogen free extract percent in the plant. However, crude protein percent was markedly decreased as the cutting interval increased. Increasing cutting height had no effect on dry matter yield and yields of nutrients, but in terms of nutrient content, it increased crude protein and ash content, but decreased crude fiber content. The percent EE and NFE in the plant was unaffected by cutting height. From the results presented it is clear that cutting a stand of hedge lucerne every 40 to 50 days will achieve greater dry matter and nutrient yields than cutting more frequently, at 30 days. The cutting height at harvest, whether 30, 40 or 50 cm above ground level had no effect on dry matter or nutrient yields of hedge Lucerne. Hedge lucerne therefore offers the Thai poultry farmer a useful alternative protein supplement for poultry diets rather than relying on the more expensive soybean meal. As it can be readily and successfully grown on a range of soil types and climates throughout Thailand, hedge lucerne also offers the Thai farmer a valuable additional source of income.

컨셉도출 툴킷을 활용한 참여적 디자인 프로세스 - 백화점 유모차 및 대여 시스템의 디자인 사례연구 - (Participatory Design Process with Concept Generation Toolkits - A Case Study of Designing the Stroller and Its Renting System for Department Stores -)

  • 성기원;신현경;강학화;남택진
    • 디자인학연구
    • /
    • 제16권1호
    • /
    • pp.73-82
    • /
    • 2003
  • 본 연구는 제품 개발 단계에서 참여적 디자인 프로세스의 타당성을 검증하고, 이 과정에서 사용자의 적극적인 참여를 유도하기 위해 개발된 컨셉도출 툴킷과 참여적 디자인 워크숍의 효용성에 대해 재고해보는 데 목적이 있다. 이를 위해 유모차 디자인 사례를 선택하여, 컨셉도출 툴킷 (접착포 모형 유모차, 대여 코너를 위한 블록 배치 놀이)을 개발하고 세 차례의 워크샵을 통해서 디자인 개발을 하였다. 사례 연구를 통해서 참여적 디자인은 사용자의 적극적인 참여를 통해 사용 환경에 대한 보다 나은 이해를 제공하고, 디자이너의 선입견을 배제할 수 있도록 도와주며 디자인 팀의 간과할 수 있는 문제를 파악하게 해줄 수 있다는 점을 발견하였다. 또한 참여적 디자인 방법은 디자인 문제에 적합한 툴킷의 개발과 기획에 바탕을 두어야 한다는 점과 사용자들이 제시한 컨셉을 종합ㆍ분석해서 디자인에 적용하는 방법에 대한 필요성을 파악할 수 있었다.

  • PDF