• 한국통신학회논문지
• /
• 제31권4A호
• /
• pp.431-439
• /
• 2006

RFID 다중 태그 인식이란 하나의 RFID 리더 영역 내에 있는 다수의 태그를 태그 간의 통신 간섭에 의한 충돌을 피하며 고속으로 인식하는 기술이다. 다중 태그 인식 기술은 RFID 시스템의 성능과 안정성을 결정하는 핵심 기술로 중요성이 높다. 논문은 대표적 다중 태그 인식 기술인 QT(Query Tree) 알고리즘의 충돌 비트 위치를 활용하여 개선된 QT-CBP(Query Tree with Collision-Bit Positioning) 알고리즘을 제안한다. 시뮬레이션을 통한 검증 결과 QT-CBP는 태그 정보 비트의 중복성이 높고, 태그 수가 많을 때 QT에 비해 뚜렷한 성능 개선이 있었다.

• 디지털콘텐츠학회 논문지
• /
• 제17권3호
• /
• pp.165-172
• /
• 2016

GPU 기반 병렬처리에서 대규모 데이터의 인접 정보 검색(nearest neighbor search)에서 Morton code의 역할이 점점 더 중요하게 부각되고 있으며 그 응용 사례도 점차 증가하고 있다. 본 논문에서는 Tero Karras가 제안한 float 형 변수에 기반한 $[0,1]^3$ 공간 내의 3차원 기하 정보를 32비트 unsigned int형 Morton code로 변경하는 기존의 방법을 논의하고 그 기하학적인 의미를 분석함으로써, 보다 높은 해상도를 구현할 수 있는 64비트 unsigned long long형의 Morton code 변환 알고리듬을 제안한다. 제안하는 알고리듬은 GPU에서 구현되었을 때 CPU에서 실행하는 것보다 약 1000배 수준의 성능 향상을 달성한다.

• 한국산학기술학회논문지
• /
• 제10권1호
• /
• pp.146-150
• /
• 2009

차세대 정지영상 압축방식인 JPEG2000의 엔트로피 코더는 컨텍스트 추출부(BPC)와 산술부호화기(AC)로 구성되는데 본 논문에서는 효율적인 컨텍스트 추출부 설계에 새로운 알고리즘을 제안하였고, 설계하였다. BPC(Bit Plane Coding)는 context 기반의 부호화기를 사용하였고, 현재의 SigStage register의 값과 상위 비트 플랜의 column 값을 가공한 데이터와 현재의 column 값을 이용하여 코딩패스를 미리 예측하는 기법을 사용하여, 각 bit plane에서 사용되어지는 상태 정보 레지스터와 이 상태 정보 레지스터를 접속하는 Access time을 줄일 수 있다. 본 논문에서 제안된 방법으로 설계된 Bit Plane Coding은 Verilog HDL 모델링후 Xilinx FPGA technology를 이용하여 합성한 후 동작을 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2018년도 추계학술대회
• /
• pp.187-189
• /
• 2018

본 논문에서는 Secure Hash Algorithm3-512 (SHA3-512) 해시 함수의 최적 하드웨어 설계조건을 분석하였다. SHA3-512 해시 코어를 64-비트, 320-비트, 640-비트, 960-비트 그리고 1600-비트의 5가지 데이터 패스로 설계하여 RTL 시뮬레이션을 통해 기능을 검증하였으며, Xilinx Virtex-5 FPGA 디바이스로 합성한 결과를 바탕으로 최대 동작주파수, 처리율 그리고 슬라이스 수를 비교하였다. 분석 결과로부터, SHA3-512 해시 코어를 1600-비트의 데이터 패스로 설계하는 것이 가장 우수한 성능을 갖는 것으로 확인되었다.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.1-6
• /
• 2010

수직형 채널을 가지는 4-비트 SONOS 플래시 메모리를 이용하여, 고집적화된 3차원 형태의 NOR 플래시 메모리 어레이를 제안하였다. 수직형 채널을 가지기 때문에, 집적도의 제한 없이 충분히 긴 채널을 가질 수 있다. 이로 인하여, 짧은 채널의 멀티 비트 메모리에서 발생할 수 있는 비트 간의 간섭효과, 짧은 채널 효과, 및 전하 재분포 현상을 해결 할 수 있다. 또한, 제시된 어레이는 3차원 형태를 기반으로 고집적화되어, 발표된 NOR 중에서 최소의 셀 크기 값인 $1.5F^2$/bit을 가진다.

• 전기전자학회논문지
• /
• 제21권3호
• /
• pp.260-263
• /
• 2017

다종의 CPU를 기반으로 ADC와 DC-DC 변환기를 포함하며 2M-byte의 SRAM이 내장된 SoC가 제안되었다. CPU 코어는 12-bit MENSA 코어, 32-bit Symmetric Multi-core 프로세서, 16-bit CDSP로 구성된다. 외부 SDRAM 메모리를 제거하기 위해 내부의 2M-byte SRAM을 설계하였으나 SRAM 블록들이 넓은 영역에 분포하여 기생 성분에 의해 속도가 저하되므로 SRAM을 작게 분할하여 레이아웃 하였다. 설계된 SoC는 55nm 공정으로 개발되었으며 속도는 200MHz이다.

• 한국통신학회논문지
• /
• 제37권5A호
• /
• pp.311-316
• /
• 2012

논문에서 부분 체이스 결합을 위한 LDPC 부호의 비트 매핑 기법을 제안한다. 정보 비트를 항상 신뢰도가 높은 채널에 할당하는 기존의 비트 매핑 기법에 비해, 제안된 비트 매핑 기법은 LDPC 부호와 채널 특성을 동시에 고려하여 비균일 LDPC 부호의 부호어 비트를 최적의 채널에 할당한다. 또한, 밀도 진화 기법을 사용하여 부분 체이스 결합을 위한 순환 방정식을 유도하여 주어진 환경에서 다양한 비트 매핑 기법 중에서 최적이 성능을 갖는 매핑을 얻고, 모의실험을 통해 이를 검증한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 제13회 춘계학술대회 및 임시총회 학술발표 논문집
• /
• pp.1112-1115
• /
• 2000

본 논문에서는 One-bit 변환을 기반으로 한 고속의 가변 블록 크기 움직임 예측 알고리즘을 제안한다. 제안된 방법은 블록 내의 평균값을 이용하여 8bit 화소값을 1bit로 변환한 후 움직임 예측을 수행한다. One-bit 변환을 통한 영상의 단순화는 움직임 추정의 계산적 부담을 감소시켜 빠른 탐색을 가능하게 한다. 그리고 블록 내의 움직임 정도를 미리 판별하여 이를 기반으로 한 적응적 탐색이 불필요한 탐색을 제거하고 움직임이 큰 블록에서는 정합과정을 심화시켜 보다 정확한 움직임 예측을 수행한다. 본 제안된 방식을 가지고 실험한 결과 한 프레임당 적은 수의 블록으로 고정된 크기의 블록을 가진 전역 탐색 블록 정합 알고리즘(full search block matching algorithm; FSBMA)보다 예측 에러를 적게 발생시켜 평균적으로 0.5dB 정도의 PSNR 개선을 가져왔다. 특히, 움직임이 많은 영상에서 뛰어난 효과를 나타냈다.

• 한국정보통신학회논문지
• /
• 제20권5호
• /
• pp.887-894
• /
• 2016

수중음향통신 채널은 다중 경로 전달이 주요 장애 요인이 되며, 이러한 문제점을 해결하기 위해 레이크 수신기를 이용하여 이를 통해 시간 다이버시티 효과를 얻을 수 있다. 그러나 수중음향통신 채널은 시변동성이 높은 채널로써 적합하지 못한 경로의 신호를 복조에 이용하게 될 우려가 있다. 이를 방지하기 위해 본 논문에서는 훈련 신호의 오차율에 기반을 두어 경로 선택 및 가중치 할당하는 레이크 수신기를 제안한다. 호수 실험을 통해 제안된 레이크 수신기와 기존의 레이크 수신기, 레이크 방법을 사용하지 않은 일반 수신기를 이용하여 성능을 분석하였다. 분석 결과, 전송비트 512개 중에서 제안된 레이크 수신기는 8개, 기존의 레이크 수신기는 45개, 그리고 레이크 수신기를 사용하지 않은 일반 수신기는 72개의 비트오류가 발생하였다.

• 한국멀티미디어학회논문지
• /
• 제13권11호
• /
• pp.1687-1697
• /
• 2010

스마트 폰 환경에서 모바일 결제 시스템을 수행하기 위해서는 USIM 기반의 AKA 인증 절차가 필수적인 이다. 본 논문에서는 개방형 스마트 폰 환경에 적합한 모바일 결제 시스템을 위한 결제 프로토콜과 AKA 모듈을 설계하였다. 결제 프로토콜은 모바일 결제 시스템의 구성요소들 간에 상호인증을 하도록 설계하여 신뢰성을 향상시켰고, 3GPP-AKA 프로토콜에 기반을 둔 모바일 결제 시스템의 AKA 모듈은 사전 등록을 통해 공유 비밀키(SSK)를 생성함으로써 IMSI 노출을 방지하고, 타임스탬프를 이용해 SQN(SeQuence Number) 동기문제를 해결하였다. 또한, SN과 인증기관 사이의 인증벡터 대신에 공유비밀키를 사용하도록 하여, 기존의 SN과 인증기관 사이의 대역폭이 $(688{\times}N){\times}R$ bit에서 각각 $320{\times}R$ bit, $368{\times}R$ bit로 감소시켰으며, MS와 SN간에는 일회용 공유비밀키인 OT-SSK를 사용해 메시지 암호화키인 CK와 IK를 생성하도록 하여 접속할 때마다 새로운 OT-SSK를 생성함으로써 데이터 재전송 공격을 방지하였다.