• 한국통신학회논문지
• /
• 제12권4호
• /
• pp.325-334
• /
• 1987

PIN 다이오드를 利用한 反射形 移相器는 4端子網 임피던스 變換回路로 構成될 수 있는데 원하는 移相量을 얻기위한 設計方程式 誘導에 假想 임피던스法을 적용하였다. 실제로 2-bit($22.5^{\circ}$와 $45^{\circ}$)하이브리드 移相器를 設計 具現하여 中心周波數(10GHz)에서 $22.5^{\circ}$bit는 $0.5^{\circ}$, $45^{\circ}$bit는 $0^{\circ}$의 移相量 誤差의 것을 얻었으며 main beam 制御用 phased-array안테나를 위한 移相器設計에 이 方法을 사용할 수 있음을 立證하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.473-473
• /
• 2000

This paper presents the 2-bit parallel algorithmic ADC using current mode for parallel method algorithm. It is operated by parallel conversion, 2-bit at each moment, and increase bit numbers by serial connection. The circuit operates in current mode. The comparison ratio can be controlled while working under mode operation. The circuit design used 0.8 ${\mu}{\textrm}{m}$ CMOS technology which capable to convert 2-bit in 50 ns, power consumed 0.786 nW, with input current 0-50 mA from 3V single supply. From simulation testing, the conversion rate is much faster than other method.

• Journal of Information Technology Applications and Management
• /
• 제24권1호
• /
• pp.1-10
• /
• 2017

Recently, the problem of plagiarism has emerged as a big social issue because not only literature but also thesis become the target of plagiarism. Even the government requires conformation for plagiarism of high-ranking official's thesis as a standard of their ethical morality. Plagiarism is not just direct copy but also paraphrasing, rewording, adapting parts, missing references or wrong citations. This makes the problem more difficult to handle adequately. We propose a plagiarism detection scheme called a bit signature in which each unique word of document is represented by 0 or 1. The bit signature scheme can find the similar documents by comparing their absolute and relative bit signatures. Experiments show that a bit signature scheme produces better performance for document copy detection than existing similar schemes.

• Journal of the Optical Society of Korea
• /
• 제12권3호
• /
• pp.136-146
• /
• 2008

We proposed an adaptive steganography of an optical image using bit-planes and multichannel characteristics. The experiment's purpose was to compare the most popular methods used in optical steganography and to examine their advantages and disadvantages. In this paper we describe two digital methods: the first uses less significant bits(LSB) to encode hidden data, and in the other all blocks of $n{\times}n$ pixels are coded by using DCT(Digital Cosine Transformation), and two optical methods: double phase encoding and digital hologram watermarking with double binary phase encoding by using IFTA(Iterative Fourier Transform Algorithm) with phase quantization. Therefore, we investigated the complexity on bit plane and data, similarity insert information into bit planes. As a result, the proposed method increased the insertion capacity and improved the optical image quality as compared to fixing threshold and variable length method.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
• /
• pp.15-18
• /
• 2004

In this paper we present a linear discrete bit-loading algorithm that maximizes the transmit bit rate using the channel informations to optimize the performance of the very high-speed digital subscriber line(VDSL) system. It will be useful under the constraint of a maximum transmit power for each user. When the level of crosstalk is high, the power allocation of a user changes the noise experienced by the other users in the same binder. In this case, the performance of DSL modems can be improved by jointly considering the bit and power allocation of all users.

• Transactions on Electrical and Electronic Materials
• /
• 제7권4호
• /
• pp.180-183
• /
• 2006

We report for the first time two-bit operational characteristics of a high-density NOR-type polysilicon-oxide-nitride-oxide-silicon (SONOS) array with common source line (CSL). An undesired disturbance, especially drain disturbance, in the NOR array with CSL comes from the two-bit-per-cell operation. To solve this problem, we propose an efficient bulk-biased programming technique. In this technique, a bulk bias is additionally applied to the substrate of memory cell for decreasing the electric field between nitride layer and drain region. The proposed programming technique shows free of drain disturbance characteristics. As a result, we have accomplished reliable two-bit SONOS array by employing the proposed programming technique.

• 정보처리학회논문지A
• /
• 제18A권6호
• /
• pp.265-270
• /
• 2011

다양한 영역에서32비트 명령어 기반 마이크로프로세서의 사용이 일반화되고 있지만, 임베디드 시스템 환경에서는 여전히 16비트 명령어 기반 프로세서가 널리 사용되고 있다. 인텔 8086, 80286 및 모토로라 68000, 그리고 에이디칩스의 AE32000과 같은 프로세서들이 그 대표적인 예이다. 그러나, 16비트 명령어들은 32비트 명령어보다 그 크기로 인해 상대적으로 낮은 표현력을 가지고 있어 동일한 기능을 구현하는데 32비트 명령어 기반 프로세서에 비해 많은 명령어를 수행해야 한다는 문제점을 가지고 있다. 실행 명령어 수는 프로세서의 실행 성능과 밀접한 관련을 가지므로 16비트 명령어셋의 표현력을 향상시켜 성능 저하 문제를 해결할 필요성이 있다. 본 논문에서는 기존의 그래프 컬러링 기반 레지스터 할당(Graph-coloring based Register Allocation) 알고리즘을 보완한 페어 레지스터 할당(Pair Register Allocation) 알고리즘을 제안하고, 이를 통한 성능 분석 결과 및 추후 연구 방향을 제시하고자 한다.

• 한국통신학회논문지
• /
• 제32권12C호
• /
• pp.1135-1141
• /
• 2007

본 논문에서는 LDPC 부호화 고차 변조 시스템의 비트 레벨 체이스 결합 (Chase combining)을 위한 신뢰성 기반의 적응적 비트 매핑 기법을 제안한다. 정보 (혹은 패리티) 비트를 더 신뢰도가 높은 (혹은 신뢰도가 낮은) 비트 위치에 할당하는 기존의 비트 매핑 기법에 비해, 제안한 기법은 부호의 특성과 고차 변조 신호를 구성하는 비트들의 보호 (Protection) 레벨 차이를 동시에 고려하여 부호어 비트를 최적의 비트 위치에 할당한다. 연접 지그재그 (CZZ) 부호에 대하여 제안된 매핑 기법을 심볼 레벨 체이스 결합 기법, 신호 성상도 재배치 비트 매핑 기법과 비교하여, 전체 시스템 복잡도를 동일하게 유지한 경우 $FER=10^{-3}$에서 각각 $0.7{\sim}1.3$ dB와 $0.1{\sim}1.0$ dB 성능 이득을 보임을 모의 실험으로 확인하였다. 그리고 다양한 환경에 대한 적응적 비트 매핑 기준을 유도하고 이를 모의 실험을 통해 검증하였다.

• 한국정보처리학회논문지
• /
• 제7권2호
• /
• pp.520-528
• /
• 2000

마이크로 프로세서의 동작 속도가 빨라지면서 메모리의 데이터 전송 폭이 시스템 성능을 제한하는 중요 인자로 대두되면서 코드 밀도가 높은 컴퓨터 구조에 대한 연구의 필요성이 증대되고 있다. 본 논문에서는 코드 밀도가 높은 32비트 마이크로 프로세서 구조로 16비트와 32비트 2종류 길이의 명령어를 가지는 가칭 2가지 길이 명령어 세트 컴퓨터(Bi-length Instruction Set Computer : BISC)를 제안한다. 32비트 BISC는 16개의 범용 레지스타를 가지며, 오프셋과 상수 오퍼랜드의 길이에 따라서 2종류의 명령어를 가진다. 제안한 32비트 BISC는 FPGA로 구현하여 1.8432MHz에서 모든 기능이 정상적으로 동작하는 것을 확인하였고, 크로스 어셈블러와 크로스 C/C++ 컴파일러 및 명령어 시뮬레이터를 설계하고 동작을 검증하였다. BISC의 코드 밀도는 기존 RISC의 130~220%, 기존 CISC의 130~140%로 높은 장점을 가진다. 따라서 데이터 전송 폭을 적게 요구하므로 차세대 컴퓨터 구조로 적합하고, 프로그램 메모리 크기가 작아지므로 실장 제어용 마이크로 프로세서에 적합하기 때문에 폭 넓은 활용이 기대된다.

• 방송공학회논문지
• /
• 제16권4호
• /
• pp.647-656
• /
• 2011

1비트 변환 (one-bit transform) 및 2비트 변환 (two-bit transform)을 이용하는 이진 블록 매칭 움직임 예측 (motion estimation) 방법은 전역 탐색 (full search) 움직임 예측 방법에 비해 블록 매칭 연산의 복잡도를 감소시키지만 PSNR (Peak Signal-to-Noise Ratio)성능 저하를 야기한다. 이러한 이진 블록 매칭 움직임 예측 방법의 정확도를 개선하기 위해 조건부 국부 탐색 (conditional localsearch)이 더해져 보완된 1비트 변환 (modified one-bit transform) 및 보완된 2비트 변환 (modified two-bit transform) 방법이 제안되었다. 그러나 이와 같이 추가적인 국부 탐색은 움직임이 빠른 영상에 대한 $16{\times}16$ 블록 크기의 움직임 예측에 있어서 많은 수의 추가적인 탐색을 필요로 한다. 본 논문은 기존의 조건부 국부 탐색 방법 대신 탐색 영역내의 각 후보 블록들의 (candidate blocks) NNMP(Number of Non-Matching Points)를 기반으로 한 효율적인 탐색 방법을 제안한다. NNMP 기반 탐색 방법을 통하여 작은 NNMP 값을 가지는 후보 블록들을 쉽게 탐색하여 최종 움직임 벡터(motion vector)를 효율적으로 찾을 수 있다. 실험을 통하여 제안하는 알고리듬이 기존의 방법들보다 복잡도 및 정확도 측면에서 좋은 성능을 보여주는 것을 확인하였다.