

LDPC 부호화 고차 변조 시스템을 위한 신뢰성 기반의 적응적 비트 매핑 기법

정희원 주형건*, 종신회원 신동준**, 정희원 홍송남***

Adaptive Bit-Reliability Mapping for LDPC-Coded High-Order Modulation Systems

Hyeong-Gun Joo* *Regular Member*, Dong-Joon Shin**° *Lifetime Member*,
Song-Nam Hong*** *Regular Member*

요약

본 논문에서는 LDPC 부호화 고차 변조 시스템의 비트 레벨 체이스 결합 (Chase combining)을 위한 신뢰성 기반의 적응적 비트 매핑 기법을 제안한다. 정보 (혹은 패리티) 비트를 더 신뢰도가 높은 (혹은 신뢰도가 낮은) 비트 위치에 할당하는 기존의 비트 매핑 기법에 비해, 제안한 기법은 부호의 특성과 고차 변조 신호를 구성하는 비트들의 보호 (Protection) 레벨 차이를 동시에 고려하여 부호어 비트를 최적의 비트 위치에 할당한다. 연결 지그 재그 (CZZ) 부호에 대하여 제안된 매핑 기법을 심볼 레벨 체이스 결합 기법, 신호 성장도 재배치 비트 매핑 기법과 비교하여, 전체 시스템 복잡도를 동일하게 유지한 경우 FER= 10^{-3} 에서 각각 0.7~1.3 dB와 0.1~1.0 dB 성능 이득을 보임을 모의 실험으로 확인하였다. 그리고 다양한 환경에 대한 적응적 비트 매핑 기준을 유도하고 이를 모의 실험을 통해 검증하였다.

Key Words : LDPC codes, High-order modulation, Adaptive bit-reliability mapping, Chase combining.

ABSTRACT

In this paper, an adaptive bit-reliability mapping is proposed for the bit-level Chase combining in LDPC-coded high-order modulation systems. Contrary to the previously known bit-reliability mapping that assigns the information (or parity) bits to more (or less) reliable bit positions, the proposed mapping adaptively assigns codeword bits to the bit positions of various reliabilities by considering the characteristics of code and protection levels of bits in high-order modulation symbol. Compared with the symbol-level Chase combining and the constellation rearrangement bit mapping, the proposed mapping gives 0.7~1.3 dB and 0.1~1.0 dB performance gain at FER= 10^{-3} with no additional complexity, respectively. Adaptive bit-reliability mappings are derived for various environments and the validity of them is confirmed through simulation.

※ 본 논문은 한국과학재단 특장기초사업(과제번호:R01-2005-000-11064-0)의 연구비 지원으로 수행되었음.

* 한양대학교 전자컴퓨터통신공학과 부호 및 통신 연구실 (yangpablu@ccl.hanyang.ac.kr),

** 한양대학교 전자컴퓨터통신공학과 부호 및 통신 연구실 (djshin@hanyang.ac.kr) (°: 교신저자)

*** (주) 삼성전자 정보 통신 총괄 통신 연구소 (sn7955.hong@samsung.com),

논문번호 : KICS2007-10-449, 접수일자 : 2007년 10월 9일, 최종논문접수일자 : 2007년 11월 12일

I. 서 론

저 밀도 패리티 검사 (LDPC) 부호는 Gallager에 의해 처음 소개 되었으며^[1], MacKay와 Neal에 의해 재발견되었다^[2]. Richardson, Shokrollahi, 그리고 Urbanke는 불규칙 LDPC 부호가 AWGN 환경에서 터보 부호보다 우수한 성능을 가질 수 있음을 보여주었다^[3].

높은 데이터 전송률을 얻기 위해 HARQ (Hybrid Automatic Repeat Request)가 일반적으로 사용되며, 가장 간단한 방법은 체이스 결합을 사용하는 것이다^[4]. 체이스 결합은 만약 수신된 블록이 CRC (Cyclic Redundancy Check)에 실패하면, 해당 블록을 재전송하고 비트에 대한 새로운 수신 값을 이전에 전송된 값에 더하는 기법이다. 체이스 결합 기법은 복잡도를 약간 증가시키면서 송신 전력의 이득을 얻는다 (가우시안 환경에서 두 번째 전송에 대해 3 dB의 SNR 이득을 얻음). 체이스 결합은 비트 레벨과 심볼 레벨에서 모두 사용할 수 있다.

본 논문에서는 LDPC 부호화 고차 변조 시스템의 비트 레벨 체이스 결합을 위한 비트 신뢰 매핑 기법을 알아보고, 새로운 적응적 비트 신뢰 매핑 기법을 제안한다. 우선 "매핑"과 "라벨링"을 다음과 같이 정의한다. 2^m -ary 신호 성상도에서 심볼을 위한 라벨은 간단히 m -비트 패턴을 그 심볼에 할당하는 것이다. 그리고 매핑은 부호어 내에서 비트의 그룹핑을 의미한다. 여기서 각 m -비트 그룹은 라벨링 규칙에 따라 심볼을 선택하는 데 사용된다. 가장 단순한 매핑 방법은 심볼을 선택하기 위해 m 개의 연속적인 비트들로 구성된 그룹을 사용하는 것이다. 우리는 이러한 매핑 방법을 고전적 (Classic) 매핑이라 부른다. 비트 신뢰 매핑이라 불리는 또 다른 매핑 기법은 정보 (혹은 패리티) 비트를 더 신뢰도가 높은 (혹은 신뢰도가 낮은) 비트 위치에 할당한다^[5]. 비트 신뢰 기법은 비트 분포 기법^[6]과 유사하며 HARQ에서 첫 번째 전송에만 사용 되었다. 또한 신호 성상도 재배치 기법이 제안되었는데^[7], 이 기법은 비트의 매핑을 변화시켜 재전송 후에 비트의 신뢰도를 평균적으로 유사하게 만드는 기법이다.

신호 성상도 재배치 기법에 비트 분포 기법을 결합한 기법을 신호 성상도 재배치 비트 분포 기법이라 부를 것이다^[6]. 이 기법은 첫 번째 전송과 세 번째 전송과 같은 홀 수 번째 전송에서, 정보 비트를 보다 신뢰도가 높은 비트 위치에 할당하고, 두 번째 전송과 네 번째 전송과 같은 짝 수 번째 전송에서,

신호 성상도를 재배치하는 기법이다. 신호 성상도 재배치 비트 분포 기법은 부호와 보호 레벨의 특성에 상관없이 고정된 매핑을 수행한다.

본 논문에서 제안하는 새로운 적응적 비트 신뢰 매핑 기법은 다양한 부호와 보호 레벨에 따라 적응적으로 적용할 수 있으며, 전체적인 복잡도는 유지하면서 성능을 향상시킨다. 제안된 매핑 기법은 홀 수 번째 전송에서 부호와 보호 레벨의 특성을 고려하여 부호어를 적응적으로 할당하기 때문에, 신호 성상도 재배치 비트 분포 기법보다 우수한 성능을 가진다. 짝수 번째 전송에서는, 신호 성상도 재배치와 마찬가지로 매핑을 변화하여 재전송후의 비트 신뢰도를 평균적으로 유사하게 만든다. 이제부터, 채널은 AWGN으로 가정하며, 편의상 systematic LDPC 부호만을 고려한다.

본 논문은 다음과 같이 구성된다. II장에서 비트 레벨과 심볼 레벨 체이스 결합에 대한 소개를 하고, III장에서 새로운 적응적 비트 신뢰 매핑 기법을 제안하고 다양한 연결 지그재그 (CZZ) 부호에 대하여 보호 레벨을 고려하여 최적의 매핑을 유도한다. IV장에서 제안된 매핑 기법을 CZZ 부호를 이용한 HARQ에 적용한 모의실험 결과를 보이며, V장에서 결론을 맺는다.

II. 체이스 결합에 대한 소개

HARQ를 위한 체이스 결합은 복조 전의 심볼 레벨에서 혹은 복조 후의 비트 레벨에서 이루어질 수 있다. 그림 1은 LDPC 부호화 고차 변조 시스템의 수신기 구조를 보여 준다.

심볼 레벨 (혹은 비트 레벨) 체이스 결합을 위해 수신기는 심볼 레벨 (혹은 비트 레벨) 버퍼에 수신된 소프트 심볼 (혹은 소프트 비트) 판별 값을 누적한다.

QPSK 변조에서는 심볼 레벨과 비트 레벨 체이스 결합이 동일한 성능을 보이는데 이는 QPSK 심볼을 이루는 두 비트가 i.i.d. 가우시안 채널을 겪기 때문이다. 그러나 8-PSK, 16-QAM, 혹은 64-QAM 등의 심볼을 구성하는 비트의 관점에서 봤을 때, 채널은 대칭 가우시안이 아니며, 각 비트는 위치 별로 서로 다른 오류 보호 (error protection)를 겪는다.




그림 1. LDPC 부호화 고차 변조 시스템의 수신기 구조

즉, 고차 변조의 심볼을 구성하는 비트는 심볼에서의 비트 위치에 따라 다른 오류 보호를 겪으며, 이는 비트 레벨 체이스 결합과 심볼 레벨 체이스 결합의 성능 차이를 발생시킨다. 심볼 레벨 체이스 결합은 결합 회수에 따라 수신된 심볼의 SNR이 선형적으로 증가하기 때문에, 심볼 레벨 체이스 결합은 고정된 심볼 SNR 이득을 얻는다. 그러나 비트 레벨 체이스 결합은 채널 인터리버의 사용 유무에 따라 다른 성능을 보여준다^[8]. 만약 부호어를 섞어 주는 채널 인터리버를 사용하면, 비트 레벨 체이스 결합은 심볼 레벨 체이스 결합 보다 우수한 성능을 보인다^[8].

비트 분포 기법은 정보 (혹은 패리티) 비트를 더 신뢰도가 높은 (혹은 신뢰도가 낮은) 비트 위치에 할당함으로써 첫 번째 전송의 성능을 향상 시킨다. 신호 성상도 재배치 기법^[7]은 오직 재전송 후에만 이득을 얻는데, 모든 전송에서 전송된 비트의 유사성이 증가 할수록 이득이 커진다 (즉, 체이스 결합 후에 모든 비트는 비슷한 보호 레벨을 가져야만 한다). 신호 성상도 재배치 비트 매핑 기법^[6]은 부호와 보호 레벨의 특성을 고려하지 않고 비트 분포 기법과 신호 성상도 재배치 기법을 결합한 기법이다.

III. 적응적 비트 신뢰 매핑 기법

2^m -ary 변조에서, m 비트는 한 심볼로 전송되며 각 비트는 서로 다른 보호 레벨을 겪는다. LSB (Least Significant Bit)는 신뢰도가 낮은 비트 위치에 할당하고, MSB (Most Significant Bit)는 신뢰도가 높은 비트 위치에 할당해야 한다. 가장 낮은 보호 레벨을 LSB 레벨, 가장 높은 보호 레벨을 MSB 레벨이라 부른다. Yan과 Ryan^[5]은 정보 비트를 항상 MSB 레벨 위치에 할당하는 비트 신뢰 매핑 기법을 제안 하였다.

제안된 비트 신뢰 매핑은 다음과 같은 두 가지 요소를 고려하여 적응적으로 매핑을 한다.

- (a) LDPC 부호 차수 분포 (Degree Distribution).
- (b) MSB과 LSB 레벨의 LLR (Log Likelihood Ratio) 신뢰도

d_c 를 체크 노드의 평균 차수라 하자. 일반적으로 정보 노드의 차수는 패리티 노드의 차수보다 크다는 가정을 할 수 있다. 단순화를 위해, 패리티 노드의 차수를 2라고 가정하자 (예를 들어, 많이 사용되

는 이중 대각 패리티 구조 (Duo-diagonal Parity Structure)). LDPC 부호의 합곱 (Sum-Product) 복호에서, 변수 노드 V_k 의 사후 (posteriori) LLR 메시지 D_k 는 다음과 같이 계산 할 수 있다.

$$D_k = \log \left(\frac{P(x_k=1|\bar{y})}{P(x_k=-1|\bar{y})} \right) = LLR(Ch) + \sum_C LLR(C \rightarrow V_k) \quad (1)$$

여기서 x_k 는 V_k 의 비트 값이며, \bar{y} 는 수신된 벡터이며, $LLR(Ch)$ 와 $LLR(C \rightarrow V_k)$ 는 각각 채널로부터 받은 LLR 메시지와 체크 노드 C 에서 V_k 로 전달되는 LLR 메시지를 나타낸다.

단순화를 위해 다음의 세 가지 매핑만을 고려하여 부호어를 적응적으로 매핑 한다고 가정한다. 이 개념을 확장하여 이보다 다양한 매핑을 고려하는 것은 매우 쉽다.

- (I) 가능한 한 많은 패리티 비트를 MSB 레벨 위치에 할당한다.
- (II) 가능한 한 많은 정보 비트를 MSB 레벨 위치에 할당한다.
- (III) 패리티와 정보 비트를 임의의 보호 레벨에 가능한 한 동등하게 할당한다.

만약 채널 환경이 좋으면, $LLR(Ch)$ 의 신뢰도는 높다. 체크 노드로부터 전달되는 $LLR(C \rightarrow V_k)$ 의 신뢰도는 그 체크 노드로 들어오는 가장 신뢰도가 낮은 메시지에 의해 결정되기 때문에, 채널 환경이 좋을 때, MSB 레벨 위치에 가장 신뢰도가 낮은 비트를 할당하는 것이 좋다. 따라서 차수 2를 가지는 패리티 노드가 신뢰도가 낮을 확률이 높기 때문에, 패리티 비트를 MSB 레벨 위치에 할당한다. 그러므로 채널 환경이 좋으면 보다 높은 신뢰도를 가지는 D_k 를 얻기 위해 매핑 (I)를 선택한다.

만약 채널 환경이 나쁘면, $LLR(Ch)$ 와 $LLR(C \rightarrow V_k)$ 의 신뢰도는 낮으며, 이 경우 $LLR(C \rightarrow V_k)$ 보다 $LLR(Ch)$ 의 신뢰도가 더 중요한 역할을 한다. 즉, $LLR(C \rightarrow V_k)$ 보다 $LLR(Ch)$ 의 신뢰도를 높여서 D_k 의 신뢰도를 향상시킨다. 특히, Systematic LDPC 부호 (즉, 정보 비트만을 복호하는 경우)를 좋지 않은 채널 환경에서 사용할 경우에는 매핑 (II)를 선택한다. 마지막으로, 매핑 (III)

은 고전적 매핑과 동일하다.

일반적으로, 좋은 성능을 가지는 불규칙 LDPC 부호는 하나 혹은 연속적인 두 개의 체크 노드 차수를 가지므로^[9], 이를 가정하고 다음의 정의를 한다.

Definition: 하나 혹은 두 개의 체크 노드 차수를 가지는 부호율 r 인 불규칙 LDPC 부호에 고차 변조 기법을 적용한다고 가정한다. 그러면, 주어진 고차 변조 기법과 SNR ρ 에 대하여, 임계 체크 노드 차수 d_c^* 는 다음과 같이 정의 된다.

$d_c \leq d_c^*$ 에 대해, 매핑 (I)이 매핑 (II)보다 우수한 성능을 보이고, $d_c > d_c^*$ 에 대해, 매핑 (II)가 매핑 (I)보다 우수한 성능을 보인다. □

임계 체크 노드 차수 d_c^* 는 모의실험을 통해 얻을 수 있으며 이를 기반으로 적응적 비트 신뢰 매핑을 위한 설계 기준을 다음과 같이 제안한다.

- (A) $d_c \leq d_c^*$ 에 대해, 패리티 비트를 가능한 많이 MSB 레벨 위치에 할당한다.
- (B) $d_c > d_c^*$ 에 대해, 정보 비트를 가능한 많이 MSB 레벨 위치에 할당한다.

다음 절에서 임계 값 d_c^* 가 부호율과 MSB 및 LSB 레벨의 LLR 신뢰도에 의존한다는 것을 설명한다.

3.1 차수 분포에 기초한 적응적 매핑 기법

첫 번째 전송에서 차수 분포가 d_c^* 에 미치는 영향을 알아보기 위해, RA-type LDPC 부호의 한 종류인 CZZ 부호^[10]를 고려한다. N_c 개의 지그재그 부호와 체크 노드 차수 d_c 를 가지는 CZZ 부호를 $N_c - (d_c - 2, 0)$ CZZ 부호로 표기한다. 그림 2는 16-QAM, SNR = 3.5, 4.0 dB, 부호율 0.5인 다양한 CZZ 부호 (즉, 다양한 체크 노드 차수)에 대한 세 가지 매핑의 FER 성능을 비교한다. 이 경우, d_c^* 가 SNR에 의존하지 않으며, 부호율 0.5인 CZZ 부호의 d_c^* 가 6임을 보여준다.

매핑 (III)의 성능은 항상 매핑 (I)과 매핑 (II)의 성능 사이에 존재한다. 표 1은 부호율 3/4과 1/2에서 CZZ 부호의 임계 값 d_c^* 를 나타낸다. 표에서 알 수 있듯이, 부호율이 증가 할수록 d_c^* 가 증가한다.




그림 2. 다양한 SNR과 다양한 체크 노드 차수에 대한 부호율 0.5인 CZZ 부호의 세가지 매핑 FER 성능 비교 (16-QAM 사용).

표 1. 다양한 부호율의 CZZ 부호에 대한 d_c^* (16-QAM 사용)

Code rate	d_c^*
3/4	11
1/2	6

재전송의 경우에도 위와 비슷한 방법으로 임계값을 얻을 수 있으며 이에 해당하는 모의실험 결과를 IV장에서 제시한다.

3.2 보호 레벨에 기초한 적응적 매핑 기법

이 절에서는 보호 레벨이 임계 값 d_c^* 에 미치는 영향을 개념적으로 알아보겠다. 예를 들어, 16-QAM 심볼의 네 비트는 두 개의 보호 레벨을 가지는데, 각각 A와 αA 의 LLR 신뢰도를 가진다고 가정하자 ($\alpha > 1$). 첫 번째 전송에서의 비트 당 보호 레벨은 A와 αA 이다. 짝수 번째 전송에서는 비트 신뢰도를 평균으로 만드는 매핑을 사용하기 때문에, 두 번째 전송에서의 보호 레벨이 $(1+\alpha)A$ 와 $(1+\alpha)\alpha A$ 가 되도록 매핑한다. 유사하게, 세 번째 전송에서 보호 레벨은 $(2+\alpha)A$ 와 $(1+2\alpha)\alpha A$ 가 되도록 매핑한다. 세 번째 전송에서 보호 레벨의 신뢰도 차이는 첫 번째 전송의 신뢰도 차이와 같지만, 신뢰도의 차이 비율은 감소하였기 때문에 각 비트 위치의 보호 레벨 차이에 의한 성능 차이는 줄어든다. 따라서 첫 번째 전송과 세 번째 전송에서 보호 레벨은 d_c^* 에 다른 영향을 주며 각각의 d_c^* 는 달라진다. 이러한 효과는 그림 3에서 첫 번째 전송과 세 번째 전송의 성능을 비교함으로써 다음과 같이 확인할 수 있다. 그림 3 (a)는 최적의 비트 신뢰 매핑

이 첫 번째 전송에서 매핑 (I), 두 번째 전송에서는 비트 신뢰도를 평균으로 하는 매핑 (II)를, 세 번째 전송에서 매핑 (III)을 사용하는 것임을 보여 준다. 이것은 첫 번째 전송의 보호 레벨이 세 번째 전송의 보호 레벨과 다르기 때문에 발생한다. 그림 3 (b)와 (c)에서 알 수 있듯이, 부호율이 같으면서 구조가 다른 CZZ 부호에 대해서도 비슷한 분석이 가능하다.

IV. 체이스 결합을 사용하는 HARQ에 대한 적응적 비트 신뢰 매핑 기법 적용


이 장에서는 고차 변조에서 체이스 결합을 사용하는 HARQ에 적응적 비트 신뢰 매핑 기법을 적용하는 것을 설명하겠다. 모의실험에 CZZ 부호, 그레이 라벨링을 가진 16-QAM을 사용하였다.

16-QAM 심볼을 구성하는 네 비트 중에서, MSB 위치의 오류 확률은 LSB 위치에서의 오류 확률보다 낮다는 것은 잘 알려진 사실이다. 이를 기반으로 다양한 환경에 대하여 전체적인 복잡도는 유지 하면서 성능을 향상시키기 위해 각 재전송마다 다른 비트 신뢰 매핑을 적응적으로 사용하는 것을 알아 본다.


부호율이 0.5인 다양한 CZZ 부호에 대해 네 번의 전송을 하는 적응적 비트 신뢰 매핑은 심볼 레

표 2. 부호율이 0.5인 다양한 CZZ 부호에 대해 4번의 전송을 사용하는 심볼 레벨 체이스 결합과 비교한 적응적 비트 신뢰 매핑의 FER = 10⁻³에서의 성능 이득


Number of transmissions	Various CZZ codes	Performance gain (dB) of the optimal mapping sequence compared to the symbol level Chase combining
2	3-(3,0)	1.0 (I+II)
	4-(4,0)	1.0 (I+II)
	5-(5,0)	1.0 (II+I)
	6-(6,0)	1.1 (II+I)
	8-(8,0)	1.1 (II+I)
3	3-(3,0)	1.0 (I+II + III)
	4-(4,0)	1.0 (I+II + III)
	5-(5,0)	1.0 (II+I + III)
	6-(6,0)	1.2 (II+I + III)
	8-(8,0)	1.2 (II+I + III)
4	3-(3,0)	0.7 (I+II + III + III')
	4-(4,0)	0.7 (I+II + III + III')
	5-(5,0)	1.1 (II+I + III + III')
	6-(6,0)	1.3 (II+I + III + III')
	8-(8,0)	1.3 (II+I + III + III')



(a)



(b)



(c)

그림 3. 16-QAM 변조를 사용하는 비트 레벨 체이스 결합을 위한 다양한 비트 신뢰 매핑의 성능 비교 (C는 심볼 레벨 체이스 결합을 의미함.) (a) 3-(3,0) CZZ 부호 (b) 4-(4,0) CZZ 부호 (c) 5-(5,0) CZZ 부호

벨 체이스 결합에 비해 FER=10⁻³에서 표 2와 같은 성능 이득을 얻음을 모의실험을 통해 확인하였다. 매핑 (III)'은 이전 전송에서 매핑 (III) 수행 시

MSB (혹은 LSB) 레벨 위치에 할당된 비트를 LSB (혹은 MSB) 레벨 위치에 할당하는 것을 의미한다. k 번째 전송에서 가장 우수한 성능을 보이는 매핑 시퀀스를 찾기 위해, 이미 찾은 $k-1$ 번째 전송에 대하여 가장 우수한 매핑 시퀀스에 모든 가능한 네 가지 매핑 (I), (II), (III), (III)' 을 적용하여 성능 평가를 하였다. 표 2의 $(x_1+x_2+\dots+x_k)$ 는 k 번째 전송에서 최적의 비트 레벨 체이스 결합 성능을 보이는 최적 매핑 시퀀스를 나타낸다. 표 2는 제안된 적응적 비트 신뢰 매핑 기법이 심볼 레벨 체이스 결합보다 우수함을 보여 준다.

그림 3에서, C 는 심볼 레벨 체이스 결합을 의미하며, 적응적 비트 신뢰 매핑 기법을 적용한 HARQ가 $FER=10^{-3}$ 에서, 심볼 레벨 체이스 결합에 비해 0.7~1.3 dB의 성능 이득을 얻음을 보여 준다. 또한, 첫 번째 전송과 세 번째 전송에서, 적응적 비트 신뢰 매핑은 신호 성장도 재배치 비트 매핑에 비해 $FER=10^{-3}$ 에서 0.1~1.0 dB의 성능 이득을 얻는다.

그림 4는 적응적 비트 신뢰 매핑을 사용하고, 부호율이 0.5인 다양한 CZZ 부호를 사용하는 HARQ의 전송율 (throughput)을 비교한다. 이러한 결과로부터 부호율 0.5 인 CZZ 부호 중 4-(4,0) CZZ 부호가 BPSK 변조와 QPSK 변조에서는 최적이었지만^[11], 16-QAM 변조에서는 더 이상 최적 구조가 아니며 5-(5,0) CZZ 부호 혹은 6-(6,0) CZZ 부호가 적응적 비트 신뢰 매핑을 사용할 때 더 우수한 성능을 보임을 알 수 있다.

V. 결 론

본 논문에서 LDPC 부호화 고차 변조 시스템에서 비트 레벨 체이스 결합을 위한 적응적 비트 신뢰 매핑 기법을 제안하고 평가하였다. 제안된 매핑 기법은 부호의 특성과 보호 레벨의 특성을 동시에 고려하여 부호어 비트를 적응적으로 심볼로 매핑하기 때문에, 전체 시스템 복잡도는 유지하면서 기존의 다른 비트 매핑 기법들보다 우수한 성능을 가진다. 또한, 다양한 환경에 대한 적응적 비트 신뢰 매핑의 설계 기준을 제시 했으며, 모의실험을 통해 이의 유효성을 확인 하였다. 제안된 적응적 비트 신뢰 매핑 개념을 유사하게 다른 종류의 LDPC 부호와 8-PSK, 64-QAM, 128-QAM 등의 다른 고차 변조로 확장이 가능하며, 이 경우 약간의 추가적인 복잡도만 요구된다.

참 고 문 헌

- [1] R. G. Gallager, "Low-density parity-check codes," *IRE Trans. Inform. Theory*, pp. 21-28, Jan. 1962.
- [2] D. J. C. MacKay and R. M. Neal, "Near Shannon limit performance of low density parity check codes," *IEE Electron. Lett.*, pp. 1645-1646, Aug. 1996.
- [3] T. J. Richardson, A. Shokrollahi, and R. L. Urbanke, "Design of capacity-approaching irregular low-density parity-check codes," *IEEE Trans. Inform. Theory*, pp. 619-637, Feb. 2001.
- [4] D. Chase, "Code combining: A maximum-likelihood decoding approach for combining an arbitrary number of noisy packets," *IEEE Trans. Comm.*, pp. 593-607, May 1985.
- [5] L. Yan and W. E. Ryan, "Bit-reliability mapping in LDPC-coded modulation systems," *IEEE Comm. Lett.*, pp. 1-3, Jan. 2005.
- [6] M. Döttling, T. Grundler, and A. Seeger, "Incremental redundancy and bit-mapping techniques for high speed downlink packet access," *IEEE GLOBECOM*, pp. 908 -912, Dec. 2003.
- [7] "Enhanced HARQ method with signal constellation rearrangement," 3GPP Technical Specification TSGR1#19(01)0237, Mar. 2001.
- [8] "Performance comparison of bit level and symbol level Chase combining," 3GPP Technical Specification TSGR1#20(01)0472, May 2001.
- [9] S. Y. Chung, T. J. Richardson, and R. L. Urbanke, "Analysis of sum-product decoding of low-density parity-check codes using a Gaussian approximation," *IEEE Trans. Inform. Theory*, pp. 657-670, Feb. 2001.
- [10] L. Ping, X. L. Huang, and N. Phamdo, "Zigzag codes and concatenated zigzag codes," *IEEE Trans. Inform. Theory*, pp. 800-807, Feb. 2001.
- [11] S. N. Hong and D. J. Shin, "Optimal rate-compatible punctured concatenated zigzag codes," *IEEE ICC*, pp. 627-631, May 2005.

주 형 건 (Hyeong-Gun Joo)

정회원



2003년 8월 경상대학교 전기전자공학부(학사)

2006년 2월 한양대학교 전자컴퓨터통신공학과(석사)


2006년 3월~현재 한양대학교 전자컴퓨터통신공학과(박사과정)

<관심분야> 오류정정부호, MIMO,

시공간 부호, relay networks.

홍 승 남 (Song-Nam Hong)

정회원



2003년 2월 한양대학교 전자전기컴퓨터공학부(학사)

2005년 2월 한양대학교 전자통신컴퓨터공학과(석사)

2005년 3월~현재 삼성전자 정보통신 총괄 통신 연구소

<관심분야> 오류정정부호, MIMO,

시공간 부호, relay networks.

신 동 준 (Dong-Joon Shin)

종신회원



1990년 2월 서울대학교 전자공학과(학사)

1991년 2월 Northwestern University 전기공학과(석사)

1998년 2월 University of Southern California 전기공학과(박사)

1999년 1월~1999년 4월 University

of Southern California, Research Associate

1999년 4월~2000년 8월 Hughes Network Systems, Member of Technical Staff

2000년 9월~현재 한양대학교 전자컴퓨터통신공학과 부교수

<관심분야> 오류정정부호, 시퀀스, 시공간 부호, OFDM, 정보보호, 이산수학.