Abstract
In this paper, an adaptive bit-reliability mapping is proposed for the bit-level Chase combining in LDPC-coded high-order modulation systems. Contrary to the previously known bit-reliability mapping that assigns the information (or parity) bits to more (or less) reliable bit positions, the proposed mapping adaptively assigns codeword bits to the bit positions of various reliabilities by considering the characteristics of code and protection levels of bits in high-order modulation symbol. Compared with the symbol-level Chase combining and the constellation rearrangement bit mapping, the proposed mapping gives $0.7{\sim}1.3$ dB and $0.1{\sim}1.0$ dB performance gain at $FER=10^{-3}$ with no additional complexity, respectively. Adaptive bit-reliability mappings are derived for various environments and the validity of them is confirmed through simulation.
본 논문에서는 LDPC 부호화 고차 변조 시스템의 비트 레벨 체이스 결합 (Chase combining)을 위한 신뢰성 기반의 적응적 비트 매핑 기법을 제안한다. 정보 (혹은 패리티) 비트를 더 신뢰도가 높은 (혹은 신뢰도가 낮은) 비트 위치에 할당하는 기존의 비트 매핑 기법에 비해, 제안한 기법은 부호의 특성과 고차 변조 신호를 구성하는 비트들의 보호 (Protection) 레벨 차이를 동시에 고려하여 부호어 비트를 최적의 비트 위치에 할당한다. 연접 지그재그 (CZZ) 부호에 대하여 제안된 매핑 기법을 심볼 레벨 체이스 결합 기법, 신호 성상도 재배치 비트 매핑 기법과 비교하여, 전체 시스템 복잡도를 동일하게 유지한 경우 $FER=10^{-3}$에서 각각 $0.7{\sim}1.3$ dB와 $0.1{\sim}1.0$ dB 성능 이득을 보임을 모의 실험으로 확인하였다. 그리고 다양한 환경에 대한 적응적 비트 매핑 기준을 유도하고 이를 모의 실험을 통해 검증하였다.
