• 한국통신학회논문지
• /
• 제19권11호
• /
• pp.2228-2237
• /
• 1994

This paper describes the development of a Ku-band ($12.25GHz\sim12.75GHz$) SSPA intended as a replacement for TWTAs used in communication satelite transponder. The power stage of the amplifier consists of tow intrmally matched 8W FET divices combined using the branch-line coupler. To operate this stage, the drive stage has been designed with intermally matched 2W, 4W, 8W FET and two medium power FETs. The entire amplifier is made up by a aluminum chassis housing both the RF circuit and the bias circuitry. A regrlator/sequencing circuitry is used for FET biasing. The amplifier results implemented in this way show $41\pm0.3dB$ small-signal gain, 15W saturation power, a typical two tone $IM_3=-21.5dBc$ with single carrier backed off 5dB from saturation, $2^*/dBmax$ AM/PM conversion, and $3.47\pm0.25nsec$ group delay.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.791-794
• /
• 1998

This paper presents a constant gm input stagefor low-voltage rail-to-rail operational amplifier. A proposed scheme uses two current paths to keep sum of the biasing currents of the complimentary input pairs. The op amp was designed in a $0.8\mu\textrm{m},$ n-well CMOS, double-polysilicon and double-metal technology. This achieved in weak inversion. The circuit can operate in power supply voltage from 1.5V up to 3V. An open-loop gain, AV, was simulated as 84dB for 15pF load. An unit-gain frequency, fT was 10MHz.

• 전자공학회논문지D
• /
• 제35D권5호
• /
• pp.1-10
• /
• 1998

A GaAs MMIC composed of VCO (voltage controlled oscillator) and mixer for PCS receiver has been developed using 1.mu.m ion implanted GaAs MESFET process. The VCO consists of a colpitts-type oscillator with a dielectric resonator and the circuit configuration of the mixer is a dual-gate type with an asymmetric combination of LO and RF FETs for the improvement of intermodulation characteristics. The common-source self-biasing is used in all circuits including a buffer amplifier and mixer, achieving a single power supply (3V) operation. The total power dissipation is 78mW. The VCO chip shows a phase noise of-99 dBc/Hz at 100KHz offset. The combined VCO/mixer chip shows a flat conversion gain of 2dB, the frequency-tuning factor of 80MHz/volts in the varacter bias ranging from 0.5V to 0.5V , and output IP3 of dBm at varactor bias of 0V. The fabricated chip size is 2.5mm X 1.4mm.

• 한국마린엔지니어링학회:학술대회논문집
• /
• 한국마린엔지니어링학회 2006년도 전기학술대회논문집
• /
• pp.301-302
• /
• 2006

초고주파 전력 증폭기의 바이어스 전압을 조절하여 온도 변화에 따른 드레인(Drain) 전류의 변화를 억제하기 위한 저가의 능동 바이어스 모듈을 개발한다. 능동 바이어스 모듈을 5 W급 초고주파 전력증폭기에 적용하였을 경우, $0{\sim}60^{\circ}C$까지의 온도변화에 대하여 소모전류 변화량은 0.1 A 이하로 되어야 한다. 본 기술 개발 대상인 능동 바이어스 모듈의 성능 시험을 위한 대상 전력증폭기는 $2.11{\sim}2.17GHz$ 주파수 대역에서 32 dB 이상의 이득과 ${\pm}0.1\;dB$ 이하의 이득 평탄도, -15 dB 이하의 입.출력 반사손실을 가진다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권1호
• /
• pp.37-50
• /
• 2009

Evaluation results about area scaling capabilities of various SRAM margin-assist techniques for random $V_T$ variability issues are described. Various efforts to address these issues by not only the cell topology changes from 6T to 8T and 10T but also incorporating multiple voltage-supply for the cell terminal biasing and timing sequence controls of read and write are comprehensively compared in light of an impact on the required area overhead for each design solution given by ever increasing $V_T$ variation (${\sigma}_{VT}$). Two different scenarios which hinge upon the EOT (Effective Oxide Thickness) scaling trend of being pessimistic and optimistic, are assumed to compare the area scaling trends among various SRAM solutions for 32 nm process node and beyond. As a result, it has been shown that 6T SRAM will be allowed long reign even in 15 nm node if ${\sigma}_{VT}$ can be suppressed to < 70 mV thanks to EOT scaling for LSTP (Low Standby Power) process.

• 전기전자학회논문지
• /
• 제15권4호
• /
• pp.330-338
• /
• 2011

본 논문에서는 다중 스위치를 이용한 전류모드 벅-부스트 컨버터의 벅-부스트 컨버터를 제안하였다. 제안한 컨버터는 넓은 출력 전압 범위와 높은 전류 레벨에서 높은 전력 변환 효율을 갖기 위해 PWM 제어법을 이용하였다. 제안한 컨버터는 최대 출력전류 300mA, 입력 전압 3.3V, 출력 전압 700mV~12V, 1.5MHz의 스위칭 주파수, 최대효율 90% 갖는다. 또한, dc-dc 컨버터의 신뢰성과 성능을 향상시키기 위해 보호회로를 추가하였다. 그리고 Deep-submicron 공정 기술을 이용한 ESD 보호회로를 제안하였다. 제안된 보호회로는 게이트-기판 바이어싱 기술을 이용하여 낮은 트리거 전압을 구현하였다. 시뮬레이션 결과는 일반적인 ggnmos의 트리거 전압(8.2V) 에 비해 고안된 소자의 트리거 전압은 4.1V 으로 더 낮은 트리거 전압 특성을 나타냈다.

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.517-526
• /
• 2008

본 논문에서는 자동차 계기판의 OLED 디스플레이 모듈용 One-chip DC-DC 변환기 회로를 제안하였다. 전하 펌핑 방식의 OLED 패널 구동전압 회로는 PWM(Pulse Width Modulation) 방식을 사용한 DC-DC 변환기 회로에 비해 소형화, 저가격 및 낮은 EMI 특성을 갖는다. 그리고 Bulk-potential 바이어싱 회로를 사용하므로 전하 펌핑 시 기생하는 PNP BJT에 의한 전하 손실을 방지하도록 하였고, 밴드갭 기준전압 발생기의 Start-up 회로에서 전류소모를 기존 BGR 회로에 비해 42% 줄였고 VDD의 링 발진기 회로에 로직전원인 VLP를 사용하여 링 발진기기 레이아웃 면적을 줄였다. 또한 OLED 구동전압인 VDD의 구동 전류는 OLED 패널에서 요구하는 40mA 이상이다. $0.25{\mu}m$ High-voltage 공정을 이용하여 테스트 칩을 제작 중에 있으며, 레이아웃 면적은$477{\mu}m{\times}653{\mu}m$이다.

• 조명전기설비학회논문지
• /
• 제15권6호
• /
• pp.20-26
• /
• 2001

본 논문에서는 터널의 내공변위를 측정하고 측정된 데이터를 효율적으로 관리하는 계측 시스템을 설계하였다. 계측 시스템은 마이크로콘트롤러로와 포텐시오메터형 변위센서로 구성되는 Intelligent Sensing Head와 계측 시스템을 운용하고 측정된 데이터를 관리하는 호스트 컴퓨터로 구성된다. Intelligent Sensing Mead와 호스트 컴퓨터는 다중노드 통신방식에 의하여 연결되며 다중노드 네트워크의 안정된 동작을 위하여 Daisy-Chain 형태로 네트워크를 구성하였고 Fail-Safe 회로를 설계하였으며 Modbus 프로토콜을 사용하여 시스템의 범용성을 높였다. 호스트 컴퓨터는 종합관리 소프트웨어에 의하여 다양한 측정조건을 선택할 수 있으며 데이터베이스를 이용하여 측정된 데이터를 관리한다. 설계된 시스템은 터널에 설치되어 효용성을 확인하였다.

• 전자공학회논문지A
• /
• 제33A권7호
• /
• pp.176-184
• /
• 1996

To overcome the drawbacks of conventional LDMOSFETs, we propose RESURF EDMOSFETs which can be adapted in varous circuit applications, be driven without charge pumping circuity and thowe threshold voltage can be adjusted. The devices have the diffused drift region formed by a high tmperature process before the gate oxidaton. After the polysilicon gate electrode formation, a fraction of the drift region around the gate edge is opened for supplemental self-aligned ion implantation to obtain self-aligned drift region. This leads to a shorter gate length and desirable drift region junction contour under the gate edge for minimum specific-on-resistance. In additon, a and maximize the breakdown voltage. Also, by biasing the metal field plate, we can reduce the specific-on-resistance further. The devices are optimized by using the TSUPREM-4 process simulator and the MEDICI device simulator. The optimized devices have the breakdwon voltage and the specific-on-resistance of 101.5V and 1.14m${\Omega}{\cdot}cm^{2}$, respectively for n-channel RESURF EDMOSFET, and 98V and 2.75m.ohm..cm$^{2}$ respectively for p-channel RESURF EDMOSFET. To check the validity of the simulations, we fabricated n-channel EDMOSFETs and confirmed the measured breakdown voltage of 97V and the specific-on-resistance of 1.28m${\Omega}{\cdot}cm^{2}$. These results are superior to those of any other reported power devices for smart power IC applications.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.125-131
• /
• 2002

This paper presents MMIC drive and power amplifiers covering 6-18 ㎓. For simple wideband impedance matching and less sensitivity to fabrication variation, modified distributed topologies are employed in the both amplifiers. Cascade amplifiers with a self-biasing circuit through feedback resistors are used as unit gain blocks in the drive amplifier, resulting in high gain, high stability, and compact chip size. Self impedance matching and high-pass, low-pass impedance matching networks are used in the power amplifier. In measured results, the drive amplifier showed good return losses ($S_11,{\;}S_{22}{\;}<{\;}-10.5{\;}dB$), gain flatness ($S_{21}={\;}16{\;}{\pm}0.6{\;}dB$), and $P_{1dB}{\;}>{\;}22{\;}dBm$ over 6-18 GHz. The power amplifier showed $P_{1dB}{\;}>{\;}28.8{\;}dBm$ and $P_{sat}{\;}{\approx}{\;}30.0{\;}dBm$ with good small signal characteristics ($S_{11}<-10{\;}dB,{\;}S_{22}{\;}<{\;}-6{\;}dB,{\;}and{\;}S_{21}={\;}18.5{\;}{\pm}{\;}1.25{\;}dB$) over 6-18 GHz.