• 조명전기설비학회논문지
• /
• 제22권6호
• /
• pp.141-147
• /
• 2008

본 논문에서는 화합물 반도체 및 CMOS 공정을 이용하여 수신기에서 주파수를 하향 변환하는 수신믹서를 설계하였다. 주파수 하향변환 믹서의 기본적인 이론과 구조에 대해 살펴보고 이중평형 믹서 구조와 광대역 특성을 얻기위해 매칭회로 대신 고주파와 국부발진기의 입력단에 싱글엔드 신호를 차분신호로 변환하기 위한 능동발룬을 결합한 믹서회로를 화합물과 CMOS 공정으로 설계한다. CMOS 공정을 이용하여 제작한 능동발룬 내장 믹서는 $2{\sim}6[GHz]$ 대역에서 1[dB] 이하의 이득오차와 $3[^{\circ}]$ 이하의 위상오차를 가지며 $2{\sim}6[GHz]$ 대역에서 변환이득 $-1{\sim}-6[dB]$ 특성을 얻었다. 모의실험 결과 화합물 공정을 이용하여 능동 발룬을 결합한 믹서는 $2{\sim}6[GHz]$ 주파수대역에서 $-2[dBm]$의 국부발진기 입력에 대해 약 7[dB]의 변환이득과 5.8[GHz]에서 -10[dBm]의 입력 P1[dB]특성을 나타낸다.

• 한국전자파학회논문지
• /
• 제16권7호
• /
• pp.753-759
• /
• 2005

본 논문에서는 표면 MEMS 기술을 이용하여 제작된 $180^{\circ}$ 하이브리드 결합기가 집적된 60 GHz 대역의 단일평형 혼합기를 설계$\cdot$제작하였다. 혼합기에 사용된 $180^{\circ}$ 하이브리드 결합기는 substrate에 의한 dielectric loss를 최소화하기 위하여 polyimide dielectric을 지지대로 사용하여 신호선이 공기 중에 떠 있는 형태의 마이크로스트립 라인을 이용하여 설계하였으며, 이때 지지대의 높이는 $10{\mu}m$이고 면적은 $20{\mu}m{\times}20{\mu}m$을 사용하였다. 제작된 혼합기 의 측정 결과, LO 주파수가 58 GHz에서 LO power가 7.2 dBm 57 GHz에서 RF power가 -15 dBm 일 때, 15.5 dB의 변환 손실과 -40 dB의 RF-LO isolation 특성을 얻었다. 본 논문에서 제안된 혼합기는 RF MEMS 수동 소자를 MMIC와 집적화 함으로써 칩 성능의 감소 없이 크기를 줄일 수 있다는 장점을 가지고 있다.

• 한국전자파학회논문지
• /
• 제21권11호
• /
• pp.1318-1323
• /
• 2010

밀리미터파 대역의 부품 수요가 많아질 것으로 예상되어지는 57~63 GHz 대역의 하향 변환 혼합기를 IHP SiGe 0.25 um 공정을 이용하여 설계 및 제작하였다. 혼합기 RF 단에 크기를 줄인 3D 발룬(balun)을 위치하였으며, 혼합기는 두 개의 평형 혼합기로 구성하고 LO 신호의 억압과 출력단의 이득을 위하여 버퍼(buffer) 증폭기를 위치하였다. 측정 결과, 변환 이득 13.8 dB, $P1dB_{in}$ -17 dBm, 전류 소모는 88 mA의 특성을 나타내었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권1호
• /
• pp.30-40
• /
• 2002

A 2.45GHz double-balanced modified Gilbert-type CMOS up-conversion mixer design is introduced, where the PMOS current-reuse bleeding technique is demonstrated to be efficient in improving conversion gain, linearity, and noise performance. An LO buffer is included in the mixer design to perform single-ended to differential conversion of the LO signal on chip. Simulation results of the design based on careful modeling of all active and passive components are examined to explain in detail about the characteristic improvement and degradation provided by the proposed design. Two kinds of chips were fabricated using a standard $0.35\mu\textrm$ CMOS process, one of which is the mixer chip without the LO buffer and the other is the one with it. The measured characteristics of the fabricated chips are quite excellent in terms of conversion gain, linearity, and noise, and they are in close match to the simulation results, which demonstrates the adequacy of the modeling approach based on the macro models for all the active and passive devices used in the design. Above all the benefits provided by the current-reuse bleeding technique, the improvement in noise performance seems most valuable.

• 한국통신학회논문지
• /
• 제36권10A호
• /
• pp.847-851
• /
• 2011

본 논문에서는 밀리미터파 응용에서 사용 가능한 우수한 성능의 MMIC (Millimeter-wave Monolithic Integrated Circuit) star 혼합기를 구현하였다. MMIC star 혼합기를 구현하기 위하여 PHEMT (pseudomorphic high electron mobility transistor) 공정 기반의 소오스와 드레인 단자를 연결한 쇼트키 (Schottky) 다이오드를 사용하였다. 혼합기의 측정 결과 LO 주파수가 75 GHz이며 전력이 10 dBm 인 경우, 81 GHz에서 86 GHz의 RF 주파수 범위에서 평균 13 dB의 변환손실 특성을 얻었다. RF-LO 격리도 특성은 30 dB 이상의 결과를 얻었으며 약 4 dBm의 P1 dB 특성을 얻었다. 전체 칩의 크기는 0.8 mm ${\times}$ 0.8 mm이다.

• 한국전자파학회논문지
• /
• 제18권1호
• /
• pp.37-43
• /
• 2007

본 논문에서는 유럽형 점 대 점 마이크로파 고정 통신에 이용되는 주파수 하향 변환기 설계에 있어, 평탄도 개선 측면에서 접근한 단일 평형 주파수 혼합기의 설계 및 제작 결과에 대해 소개하도록 한다. 일반적인 주파수 하향 변환기의 구성에서 주파수 혼합기에 연결되는 RF필터 등의 여파기 임피던스 특성이 RF 대역에서만 유지되고 LO 대역에서는 그 특성이 달라져 LO 구동 전력이 혼합기 다이오드에 불규칙하게 인가됨에 따라 대역 평탄도 특성이 악화된다. 이에 대해 본 논문에서는 영상 대역 제거 필터 및 LO 고조파 필터를 혼합기 내에 집적하고 여파기와 혼합기 포트 간 전기적 길이를 이용하여, 평탄도 특성에 대한 여파기의 영향을 최소로 한 여파기 집적형 주파수 혼합기를 설계하였다. 제작된 주파수 혼합기는 RF 대역 $21.2{\sim}22.6\;GHz$, LO 대역 $19.32{\sim}20.72\;GHz$ IF 대역 1.88 GHz+/-50 MHz의 주파수 재원을 가지며, LO 구동 전력 10 dBm에서 영상 대역 제거 필터를 포함한 변환 손실이 8.5 dB, 대역평탄도 2 dB, 입력 PldB 8 dBm, 입력 IIP3 15 dBm의 특성을 보였다. RF, LO 및 IF 포트의 반사 손실은 각각 -12 dB, -10 dB, -5 dB의 특성을 보였다. LO/RF, LO/IF 격리도는 각각 20 dB, 50 dB로 측정되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.894-897
• /
• 2003

Recently, the rapid growth of mobile radio system has led to an increasing demand of low-cost high performance communication IC's. In this paper, we have designed RF front end for wireless LAN receiver employ zero-IF architecture. A low-noise amplifier (LNA) and double-balanced mixer is included in a front end. The zero-IF architecture is easy to integrate and good for low power consumption, so that is coincided to requirement of wireless LAN. But the zero-IF architecture has a serious problem of large offset. Image-reject mixer is a good structure to solve offset problem. Using offset compensation circuit is good structure, too. The front end is implemented in 0.25 ${\mu}m$ CMOS technology. The front end has a noise figure of 5.6 dB, a power consumption of 16 mW and total gain of 22 dB.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.261-264
• /
• 2005

This paper presents the design of a down-conversion mixer with built-in active balun integrated in a $0.25\;{\mu}m$ pHEMT process. The active balun consists of series-connected common-gate FET and common-source FET. The designed balun achieved broadband characteristics by optimizing gate-width and bias condition for the reduction in parasitic effect. From DC to more than 6GHz, the active balun shows the phase error of less than 3 degree and the gain error of less than 0.4 dB. A single-balanced down-conversion mixer with built-in broadband active balun has been designed with optimum width, load resistor and bias for conversion gain and without any matching component for broadband operating. The designed mixer whose size of including on-chip bias circuit is $1\;mm{\times}1\;mm$ shows the conversion gain of better than 7 dB from 2 GHz to 6 GHz and $P_{1dB}$ of -10 dBm at 5.8 GHz

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2005년도 제4회 추계학술대회 및 정기총회
• /
• pp.241-244
• /
• 2005

• 한국전자파학회논문지
• /
• 제20권1호
• /
• pp.29-36
• /
• 2009

본 논문에서는 60 GHz 대 역에서 동작하는 WPAN용 수신기에 필요한 저잡음 증폭기와 하향 주파수 혼합기를 90 nm CMOS 공정을 이용하여 설계하고 제작한 결과를 보인다. 우선 각 소자에 사용될 트랜지스터의 특성을 추출하기 위해 원하는 바이어스 조건에서 cascode 구조의 S-parameter를 측정했으며, 이 때 사용된 RF 패드를 따로 측정하여 그 영향을 제거함으로써 트랜지스터만의 특성을 찾아내었다. 저잡음 증폭기는 3단의 cascode 구조를 사용했으며, 측정 결과 25 dB 이득과 7 dB 이하의 잡음지수 결과를 얻었다. 그리고 하향 주파수 혼합기는 LO의 입력에 balun을 사용한 balanced 구조로 측정 결과 IF 주파수($8.5{\sim}11.5\;GHz$) 범위내에서 12.5 dB의 변환 손실과 -7 dBm의 입력 PldB을 나타내었다. 제작된 저잡음 증폭기 및 하향 주파수 혼합기의 크기와 소모 전력은 각각 $0.8{\times}0.6\;mm^2$에 43 mW와 $0.85{\times}0.85\;mm^2$에 1.2 mW이다.