• 전자공학회논문지A
• /
• 제29A권8호
• /
• pp.10-17
• /
• 1992

A new line code design technique based on the BUDA(Binary Unit DSV and ASV) concept is introduced. The new line code called MB34 and designed by this new technique is of the minimum bandwidth, dc-free, and runlength limited. To confirm the performance of the new code, its power spectrum and eye pattern are obtained, wherein spectral nulls at dc(f=0) and Nyguist frequency (f=1/2Ts) are clearly identified. It is also discussed how the transmission errors can be detected by monitoring the DSV, the ASV, and the runlength.

• ETRI Journal
• /
• 제32권4호
• /
• pp.588-595
• /
• 2010

This paper proposes encoding and decoding for nonlinear product codes and investigates the performance of nonlinear product codes. The proposed nonlinear product codes are constructed as N-dimensional product codes where the constituent codes are nonlinear binary codes derived from the linear codes over higher order alphabets, for example, Preparata or Kerdock codes. The performance and the complexity of the proposed construction are evaluated using the well-known nonlinear Nordstrom-Robinson code, which is presented in the generalized array code format with a low complexity trellis. The proposed construction shows the additional coding gain, reduced error floor, and lower implementation complexity. The (64, 24, 12) nonlinear binary product code has an effective gain of about 2.5 dB and 1 dB gain at a BER of $10^{-6}$ when compared to the (64, 15, 16) linear product code and the (64, 24, 10) linear product code, respectively. The (256, 64, 36) nonlinear binary product code composed of two Nordstrom-Robinson codes has an effective gain of about 0.7 dB at a BER of $10^{-5}$ when compared to the (256, 64, 25) linear product code composed of two (16, 8, 5) quasi-cyclic codes.

• 대한전자공학회논문지
• /
• 제23권3호
• /
• pp.309-316
• /
• 1986

A concatenated coding system using a binary code as the inner code and a nonbinary code as the outer code has been constructed for the purpose of error correction. The complexity of a conventional coding system grows exponentially as the code length of a block code becomes longer. To reduce the complexity for ling code, an effective communication system has been proposed by cascading two codes-binary and norbinary codes. Using a parallel-to-serial circuit and a serial-to-parallel circuit, the concatenated coding system has been designed and constructed by empolying a (7,3) burst error correcting code as the inner code and a (7,3) Reed-Solomon code as the outer code. This system has been simulated and tested using a micro-computer. For the (49,9) concatenated coding system, the error probability of the channel has been evaluated and compared to different coding systems.

• 정보학연구
• /
• 제6권1호
• /
• pp.71-84
• /
• 2003

본 논문에서는 제안한 2차원 이진 코드를 이용하는 효율적인 정보 인식 시스템을 제안한다. 먼저 전체 영상내에서 이진 영상의 위치를 검색하며 검색 방법은 블록 영역 분류 기법을 이용하여 각 블록의 경계선 영역을 검색하여 이진 부호 영상의 위치를 검색한다. 각 경계선 영역은 수직 영역과 수평영역으로 구분한다. 수평영역이 발견된 경우 6블록을 연속하여 수평영역인 경우 수평영역 검색을 시작한 처음 위치에서 수직영역을 검색하여 10블록 이상의 수직영역이 발견된 경우 부호 영역을 획득한다. 실제적인 부호영역은 평균값을 기준으로 이진화 과정을 수행한 후 이진화 영상으로부터 구한 전체 모서리의 비율을 검사함으로써 원하는 부호를 획득한다. 비율이 틀린 경우 다시 검색을 시작하여 전체 과정을 한번 더 수행하게 된다. 이때의 수행과정은 이미 영역분류가 이루어진 블록별 영상으로 수행하므로 수행 시간은 전체 영상에 적용한 것보다 빠르게 수행된다는 것을 알 수 있다. 이렇게 함으로써 본 논문에서 제안한 시스템은 이진 영상으로부터 다양한 정보들을 추출할 수 있다.

• 인터넷정보학회논문지
• /
• 제12권5호
• /
• pp.63-72
• /
• 2011

코드변환 기법은 특정 명령어 집합 구조에서 작성된 프로그램 코드를 다른 구조에서 실행할 수 있도록 변환하는 일종의 에뮬레이션 기법이다. 이 기법은 주로 구형 시스템에서 동작하는 응용프로그램을 새로운 시스템에서 동작시키기 위해 사용되었다. 코드를 변환하는 과정에서 동적으로 코드를 삽입하는 것이 가능하기 때문에 소스코드의 수정 없이 기존 응용프로그램을 계측할 수 있다. 이미 응용프로그램 분야에서는 동적코드분석과 가상머신에서 이러한 기법이 널리 활용되고 있다. 반면에 운영체제의 커널은 일반적인 유저 수준의 응용프로그램과는 다른 특성을 지니기 때문에 커널 수준에서 이러한 코드변환 기법을 사용하려면 시스템 성능, 메모리 관리, 특권 명령어 처리 및 동기화와 관련된 문제가 다루어져야 한다. 본 논문에서는 커널 수준의 동적코드변환 기법을 설계하고 코드삽입을 통한 소프트웨어 계측을 제안한다. 제안기법을 리눅스 커널에 적용하여 실험을 수행하고 그 결과를 통해 본 제안기법이 커널수준에서 소프트웨어 계측에 적은 성능 부하만을 야기함을 확인하였다.

• 대한수학회보
• /
• 제60권3호
• /
• pp.829-844
• /
• 2023

In this paper, we present a new construction for self-dual codes that uses the concept of double bordered construction, group rings, and reverse circulant matrices. Using groups of orders 2, 3, 4, and 5, and by applying the construction over the binary field and the ring F₂ + uF₂, we obtain extremal binary self-dual codes of various lengths: 12, 16, 20, 24, 32, 40, and 48. In particular, we show the significance of this new construction by constructing the unique Extended Binary Golay Code [24, 12, 8] and the unique Extended Quadratic Residue [48, 24, 12] Type II linear block code. Moreover, we strengthen the existing relationship between units and non-units with the self-dual codes presented in [10] by limiting the conditions given in the corollary. Additionally, we establish a relationship between idempotent and self-dual codes, which is done for the first time in the literature.

• 한국컴퓨터정보학회논문지
• /
• 제16권6호
• /
• pp.51-59
• /
• 2011

국내에는 바이너리 코드에 대한 분석 기술이 많이 부족한 상태이다. 일반적으로 컴퓨터에 설치되는 실행 파일은 소스 코드 없이 단지 바이너리로 된 실행 파일만 주어지는 경우가 대부분이다. 따라서 위험하거나 알 수 없는 동작이 수행되는 경우가 발생할 수 있다. 따라서 이 논문에서는 바이너리 수준에서 정적으로 프로그램 분석을 수행할 수 있는 프레임워크를 설계 및 구현한다. 이 논문에서는 바이너리 실행 파일로부터 실행 순서 및 제어 흐름 등의 정보를 표현할 수 있는 제어 흐름 그래프를 작성하여 실행 흐름과 위험한 함수의 호출 여부를 동시에 파악하고 개발된 프레임워크를 통해 바이너리 파일에 대한 분석을 용이하게 한다.

• 대한전자공학회논문지
• /
• 제26권12호
• /
• pp.1910-1917
• /
• 1989

This paper shows the performances of asynchronous binary direct-sequence spread-spectrum multiple access communication systems with Rayleigh fading and White Gaussian noise. The performance measures considered are worst-case bit error probability and average SNR depending on code sequences and chip waveforms. The code sequences used are m-sequence and Gold sequence with period 31.The chip waveforms employed are rectangular, sinusoidal and something other chip waveforms.

• 대한수학회보
• /
• 제56권2호
• /
• pp.391-397
• /
• 2019

In this paper, we give a simple proof of the improved Johnson bound for A(n, d), the maximum number of codewords in a binary code of length n and minimum distance d, given by Mounits, Etzion and Litsyn.

• 한국컴퓨터정보학회논문지
• /
• 제12권1호
• /
• pp.155-160
• /
• 2007

고속 데이터 전송에 적합한 Multi-Code CDMA 시스템은 출력이 Multi-Level이 됨으로써 출력신호의 복잡성과 출력단에 선형적인 증폭기를 사용하므로 고가, 고복잡성 등의 단점을 가진다. 이러한 단점을 보완하고자 기존 CDMA 기술에 기반을 둔 Binary CDMA 기술이 제안되었다. Binary CDMA 시스템에서 고속 데이터 연산 시 병목현상이 발생되는 코릴레이터는 동기획득시 매우 중요한 파라미터이다. 기존의 코릴레이터는 전력소모가 작다는 장점이 있지만 코릴레이션의 값을 얻기 위해 여러단의 가산을 거쳐야 하므로 연산량이 많아 처리 속도가 낮은 단점을 가지고 있다. 그러므로 본 논문은 Binary CDMA 시스템에서 고속의 데이터를 처리할 수 있으며 데이터 량이 증가하더라도 칩 면적이 독립적이며 전력소모가 일정한 구조를 가지는 코릴레이터를 제안하였다.