• 한국인지과학회:학술대회논문집
• /
• 한국인지과학회 2010년도 춘계학술대회
• /
• pp.55-59
• /
• 2010

To examine iterocular interactions in normal subjects, we recorded EEG activity from channel O1 and O2 on 14 healthy subjects while checkerboard pattern reversals were presented to each eye with different interstimulus intervals (ISIs) ranging from 0 to 218 ms. When pattern reversals were presented asynchronously to each eye, P-1 activity evoked by each reversal was significantly suppressed compared to the activation evoked by synchronous reversals. Furthermore, when there was time delay between pattern reversals to each eye, theta (4-10 Hz) band power was also significantly decreased, whereas beta (10-30 Hz) band power was relatively preserved. Our results suggest that neural activity evoked by sustained but not yet reversed checkerboard from one eye might inhibit upcoming neural response evoked by reversed checkerboard from the other eye. Decreased P-1 activity might reflect such inhibitory interaction between two eyes. Also, decreased theta and preserved beta band power might reflect engagement of different neural circuit for binocular / monocular vision.

• Journal of the Optical Society of Korea
• /
• 제20권3호
• /
• pp.335-342
• /
• 2016

We demonstrate an optical asynchronous transfer mode/wavelength division multiplexing (OATM/WDM) optical access network, using a router based on an optical header decoder to conduct next-generation communications. The router consists of a decoder or hardware analysis processing of the header bit and switches. The router in the OATM/WDM optical access network is a key technology by which to satisfy subscribers’ requests, including reliability, cost efficiency, high speed, large-capacity transmission, and elevated information security. In this study, we carry out experiments in which a header decoder delivers to 16 and 32 subscribers with a single wavelength in the router. These experiments confirm the decoder’s successful operation via hardware using 4 and 5 header bits. We propose that this system may significantly contribute toward the realization of an optical access network that provides high-quality service to subscribers of next-generation communications.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.481-482
• /
• 2007

This paper describes the design of a l0-bit 100 KSample/S CMOS A/D Converter for biomedical applications such as pulse oximetry, body weight scale, ECG etc. We adopted an asynchronous architecture in the 10-b DAC design and hence reduces the number of switches by 11 and resistors by 64 compared with the conventional l0-b DAC. We also reduced the power consumption compare with the conventional architecture by 0.4mW. Output offset cancellation technique is applied to the design of comparator. The total power consumption of designed circuit is 190uW at the supply voltage of 1.8V with the 0.18um general CMOS technology.

• 산업경영시스템학회지
• /
• 제24권62호
• /
• pp.11-20
• /
• 2001

At the initial deployment of B-ISDN, the heterogeneity of services and the bandwidth requirement make dimensioning of B-ISDN much more complicated than the dimensioning of homogeneous circuit or packet switched networks. Therefore B-ISDN must be extended gradually according to future telecommunication technology or service demands. In this paper, we propose a mathematical formulation for dimensioning problem of B-ISDN extension, considering the characteristics of ATM(Asynchronous Transfer Mode) such as various quality of services, the statistical multiplexing effects of VPCs(Virtual Path Connections) and the modularity of transmission links allocated when new B-ISDN nodes are given. The algorithm based on the simultaneous linear approximation technique and Lagrangian relaxation method and some numerical results are also presented.

• Journal of Semiconductor Engineering
• /
• 제2권1호
• /
• pp.99-108
• /
• 2021

Successive Approximation Register (SAR) Analog-to-Digital Converters (ADC) seem to become the hottest ADC architecture during the past decade in implementing energy-efficient high performance ADCs. In this overview, we will review what kind of circuit techniques and architectural advances have contributed to place the SAR ADC architecture at its current position, beginning from a single SAR ADC and moving to various hybrid architectures. At the end of this overview, a recently reported compact and high-speed SAR-Flash ADC is introduced as one design example of SAR-based hybrid ADC architecture.

• Journal of Advanced Marine Engineering and Technology
• /
• 제35권6호
• /
• pp.842-848
• /
• 2011

다중통신을 지원하는 하이브리드 통신 제어보드는 저전력의 8-bit 마이크로콘트롤러인 ATxmega128A1으로 설계하였으며, 마이크로콘트롤러는 다중통신을 위한 모뎀과 GPS 모듈 등을 시리얼 인터페이스 하기 위한 8개의 UART 포트가 갖추어져 있으며, 내부에 2K 바이트의 프로그램 매개변수와 프로그램이 동작하는데 필요한 데이터를 저장할 수 있는 EEPROM과 128K 바이트의 플래시 메모리 및 프로그램이 실행되는 8K 바이트의 SRAM으로 구성되어 있다. 항로표지의 원격 관리를 CDMA, TRS, RF 등 하이브리드 통신을 이용하면 개별 통신 방식별로 음영지역이 존재하는 경우에도, 최적의 통신방식을 선택하여 통신을 수행하게 됨으로써, 통신 음영지역의 해소가 가능하다. 또한 통신장치마다 동일한 데이터 프레임을 사용함으로써 데이터의 호환성을 높였다. 실험은 30일 동안 각 부표에서 매 5분마다 데이터를 취득하였으며, 데이터 수신율은 85 % 이상을 보였다.

• 한국정보통신학회논문지
• /
• 제20권3호
• /
• pp.577-582
• /
• 2016

전류 컨베이어를 사용하는 카운터 타입의 동기형 시간-디지털 변환기를 공급전압 3volts에서 $0.18{\mu}m$ CMOS 공정을 이용하여 설계하였다. 비동기 시간-디지털 변환기의 단점을 보완하기 위해 클록은 시작신호가 인가되면 시작신호와 동기화되어 생성된다. 비동기형 시간-디지털 변환기에서 디지털 출력 값의 에러는 클록주기인 $-T_{CK}$에서 $T_{CK}$이다. 그러나 동기형 시간-디지털 변환기의 경우 에러는 0에서 $T_{CK}$이다. 시작신호와 클록의 동기화로 인하여 시간간격 신호를 디지털 값으로 변환할 때 출력 값의 에러 범위는 감소한다. 또한 고주파의 외부 클럭을 사용하지 않음에 따라 회로의 구성이 간단하다. 설계된 시간-디지털 변환기의 동작은 HSPICE 시뮬레이션을 통하여 확인하였다.

• 반도체디스플레이기술학회지
• /
• 제10권4호
• /
• pp.7-13
• /
• 2011

In this paper, the IC(Integrated Circuit) for multi-channel synchronous communication was designed by using FPGA and VHDL language. The existing chips for synchronous communication that has been used commercially are composed for one to two channels. Therefore, when communication system with three channels or more is made, the cost becomes high and it becomes complicated for communication system to be realized and also has very little buffer, load that is placed into Microprocessor increases heavily in case of high speed communication or transmission of high-capacity data. The designed IC was improved the function and performance of communication system and reduced costs by designing 8 synchronous communication channels with only one IC, and it has the size of transmitter/receiver buffer with 1024 bytes respectively and consequently high speed communication became possible. It was designed with a communication signal of a form various encoding. To detect errors of communications, the CRC-ITU-T logic and channel MUX logic was designed with hardware logics so that the malfunction can be prevented and errors can be detected more easily and input/output port regarding each communication channel can be used flexibly and consequently the reliability of system was improved. In order to show the performance of designed IC, the test was conducted successfully in Quartus simulation and experiment and the excellence was compared with the 85C3016VSC of ZILOG company that are used widely as chips for synchronous communication.

• 한국통신학회논문지
• /
• 제41권6호
• /
• pp.698-706
• /
• 2016

기존 직교 주파수 분할 다중 방식 (orthogonal frequency division multiplexing; OFDM)에서는 최대전력 대 평균전력 비 (peak to average power ratio; PAPR)가 높아 회로 설계에 대한 어려움과, 신회 왜곡 등의 문제가 존재한다. 이에 따라 PAPR을 줄이기 위한 다양한 방법들이 제시되어 왔으나, 5G 이동통신에서 필요한 저지연을 만족하기 위해서는, OFDM의 직교성, 동기화가 지연시간 감소에 제한으로 작용한다. 비동기 방식에 알맞은 대안 중 하나는 GFDM이다. GFDM은 각 부 반송파가 주파수영역에서 나눠져 비동기 상황에서 강점을 가진다. 그러나 부심볼의 존재로 인해 OFDM보다 시간 축에서 신호의 중첩이 많기 때문에, 동일한 부 반송파 개수 조건에서 GFDM은 OFDM보다 높은 PAPR을 가진다. OFDM의 PAPR의 다양한 PAPR 감소기법 중 하나인 선택사상기법(selective mapping; SLM)을 GFDM에 적용하여, 시뮬레이션을 통해 기존 GFDM과 OFDM SLM 대비 GFDM SLM이 어느 정도 성능 향상이 있는지 확인하였다. 또 비동기 방식에서 간섭에 영향을 미치는 대역외 발사(out-of-band emission; OOB)를 비교하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.671-674
• /
• 2009

본 논문에서는 수동형 UHF RFID 태그 칩에 사용되는 저전력, 저면적 256b 비동기식 EEPROM을 설계 하였다. 먼저 EEPROM의 저전력 특성을 얻기 위해 1.8V의 공급전압을 사용하였고, 저전압 특성을 갖는 N-type Schottky Diode를 사용하여 Dickson Charge pump를 설계하였다. 그리고 주변회로에서의 저면적 설계를 위해 비동기식 인터페이스 방식과 Separate I/O 방식을 사용하였다. 그리고 DC-DC 변환기의 면적을 줄이기 위하여 Schottky Diode를 사용한 Dickson Charge Pump를 설계하였다. $0.18{\mu}m$ EEPROM 공정을 이용하여 설계된 16 행 ${\times}$ 16 열의 어레이를 갖는 256b EEPROM의 레이아웃 면적은 $311.66{\times}490.59{\mu}m^2$이다.